[实用新型]一种提高芯片ESD性能的封装结构

摘要

本实用新型公开了一种提高芯片ESD性能的封装结构，在芯片上包括多个普通IO、电源VDD IO和地IO VSS，电源环将所有IO的VDD线连接在一起，地环将所有IO的VSS线连接在一起，其特征在于，在芯片上插入多个辅助VSSIO，多个辅助VSS IO与地环连接，通过封装飞线将插入的多个辅助VSS IO两两连接。在本实用新型中，通过在芯片上插入偶数个辅助VSS IO，并通过封装飞线的形式将插入的辅助VSS IO两两连接，以增强芯片ESD的性能；辅助VSSIO插入在任意相邻两个IO之间，具体插入的辅助VSS IO的数量和位置，只要使电源IO到地IO、普通IO到电源IO、普通IO到地IO、每两个普通IO之间的电路泄放通路电阻符合芯片的ESD要求即可。