[发明专利]一种屏蔽栅功率DMOS器件

摘要

一种屏蔽栅功率DMOS器件，属于半导体功率器件技术领域。本发明基于传统屏蔽栅DMOS器件进行改进，器件两侧的沟槽栅结构之间的漂移区顶层具有体区，在体区的顶层具有交替排列的源区和接触区，通过合理设置源区和接触区的交替排列方向并且在接触区和沟槽的侧壁之间引入重掺杂的电流引导层形成导通电阻较低的电流通道，而使源区和沟槽侧壁的介质层直接接触。这样设计能够将雪崩击穿电流固定于电流引导层中，并引导雪崩电流直接经由电流引导层从接触区流走而不经过源区下方的体区，这样就防止了寄生BJT的开启，提升了器件的UIS耐量及抗UIS失效能力。另外，由于屏蔽栅电极的横向耗尽作用，能够避免电流引导层对于器件耐压性能的负面影响。

主权项

1.一种屏蔽栅功率DMOS器件，其元胞结构包括：自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体衬底(2)、第一导电类型半导体漂移区(3)和金属化源极(12)，所述第一导电类型半导体漂移区(3)的顶层两侧具有沟槽栅结构，所述沟槽栅结构包括设于沟槽(7)底部的屏蔽栅电极(9)和设于沟槽(7)顶部的控制栅电极(8)以及设于控制栅电极(8)和屏蔽栅电极(9)四周的介质层(10)，并且控制栅电极(8)和屏蔽栅电极(9)通过介质层(10)相隔离；第一导电类型半导体漂移区(3)顶层两侧的沟槽栅结构之间还具有第二导电类型半导体体区(4)，其特征在于：所述第二导电类型半导体体区(4)顶层中具有若干个交替排列的第二导电类型半导体接触区(5)和第一导电类型半导体源区(6)，并且每个第二导电类型半导体接触区(5)和每个第一导电类型半导体源区(6)的两侧均与沟槽(7)侧壁的介质层(10)相接触；所述第二导电类型半导体接触区(5)下方的第二导电类型半导体体区(4)及第一导电类型半导体漂移区(3)与沟槽(7)侧壁的介质层(10)之间具有第二导电类型半导体电流引导层(11)，所述第二导电类型半导体电流引导层(11)的结深大于第二导电类型半导体体区(4)的结深且小于沟槽(7)的深度，并且第二导电类型半导体电流引导层(11)的掺杂浓度大于第二导电类型半导体体区(4)的掺杂浓度。