[发明专利]一种屏蔽栅功率DMOS器件

权利要求书

1.一种屏蔽栅功率DMOS器件，其元胞结构包括：自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体衬底(2)、第一导电类型半导体漂移区(3)和金属化源极(12)，所述第一导电类型半导体漂移区(3)的顶层两侧具有沟槽栅结构，所述沟槽栅结构包括设于沟槽(7)底部的屏蔽栅电极(9)和设于沟槽(7)顶部的控制栅电极(8)以及设于控制栅电极(8)和屏蔽栅电极(9)四周的介质层(10)，并且控制栅电极(8)和屏蔽栅电极(9)通过介质层(10)相隔离；第一导电类型半导体漂移区(3)顶层两侧的沟槽栅结构之间还具有第二导电类型半导体体区(4)，其特征在于：所述第二导电类型半导体体区(4)顶层中具有若干个交替排列的第二导电类型半导体接触区(5)和第一导电类型半导体源区(6)，并且每个第二导电类型半导体接触区(5)和每个第一导电类型半导体源区(6)的两侧均与沟槽(7)侧壁的介质层(10)相接触；所述第二导电类型半导体接触区(5)下方的第二导电类型半导体体区(4)及第一导电类型半导体漂移区(3)与沟槽(7)侧壁的介质层(10)之间具有第二导电类型半导体电流引导层(11)，所述第二导电类型半导体电流引导层(11)的结深大于第二导电类型半导体体区(4)的结深且小于沟槽(7)的深度，并且第二导电类型半导体电流引导层(11)的掺杂浓度大于第二导电类型半导体体区(4)的掺杂浓度。

2.一种屏蔽栅功率DMOS器件，其元胞结构包括：自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体衬底(2)、第一导电类型半导体漂移区(3)和金属化源极(12)，所述第一导电类型半导体漂移区(3)的顶层两侧具有沟槽栅结构，所述沟槽栅结构包括设于沟槽(7)底部的屏蔽栅电极(9)和设于沟槽(7)顶部的控制栅电极(8)以及设于控制栅电极(8)和屏蔽栅电极(9)四周的介质层(10)，并且控制栅电极(8)和屏蔽栅电极(9)通过介质层(10)相隔离；第一导电类型半导体漂移区(3)顶层两侧的沟槽栅结构之间还具有第二导电类型半导体体区(4)，其特征在于：所述第二导电类型半导体体区(4)顶层中具有若干个交替排列的第二导电类型半导体接触区(5)和第一导电类型半导体源区(6)，并且每个第一导电类型半导体源区(6)的两侧均与沟槽(7)侧壁的介质层(10)相接触；所述第二导电类型半导体接触区(5)下方的第二导电类型半导体体区(4)及第一导电类型半导体漂移区(3)与沟槽(7)侧壁的介质层(10)之间具有第二导电类型半导体电流引导层(11)，所述第二导电类型半导体电流引导层(11)的结深大于第二导电类型半导体体区(4)的结深且小于沟槽(7)的深度，并且第二导电类型半导体电流引导层(11)的掺杂浓度大于第二导电类型半导体体区(4)的掺杂浓度，所述第二导电类型半导体接触区(5)与沟槽(7)侧壁的介质层(10)之间具有第二导电类型半导体电流引导层(11)。

3.根据权利要求1或2所述的一种屏蔽栅功率DMOS器件，其特征在于：所述第二导电类型半导体接触区(5)和第一导电类型半导体源区(6)的结深相近，并且第二导电类型半导体接触区(5)和第一导电类型半导体源区(6)的结深均大于控制栅电极(8)上表面的深度。

4.根据权利要求1或2所述的一种屏蔽栅功率DMOS器件，其特征在于：所述第二导电类型半导体体区(4)的结深小于控制栅电极(8)下表面的深度。

5.根据权利要求1或2所述的一种屏蔽栅功率DMOS器件，其特征在于：控制栅电极(8)周侧的介质层(10)的厚度小于屏蔽栅电极(9)周侧的介质层(10)的厚度。

6.根据权利要求1或2所述的一种屏蔽栅功率DMOS器件，其特征在于：半导体的材料为硅、碳化硅、砷化镓、磷化铟或锗硅。