[发明专利]跨不同功率域的字线和位线跟踪有效
申请号: | 201680021551.3 | 申请日: | 2016-03-14 |
公开(公告)号: | CN107438883B | 公开(公告)日: | 2020-07-31 |
发明(设计)人: | A·B·帕雷拉;R·查巴 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G11C7/22 | 分类号: | G11C7/22;G11C7/12;G11C11/419;G11C5/14 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 周敏;陈炜 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供了一种位线和字线跟踪电路,其计及具有由逻辑电源电压供电的逻辑功率域和由存储器电源电压供电的存储器功率域的存储器中取决于电源电压的延迟。 | ||
搜索关键词: | 不同 功率 跟踪 | ||
【主权项】:
一种电路,包括:第一延迟电路,其被配置成将存储器时钟延迟所模拟的行解码时段以产生第一输出信号,所述第一延迟电路包括配置成延迟存储器时钟信号以提供经延迟信号的逻辑功率域部分,所述第一延迟电路进一步包括配置成根据存储器电源电压来对所述经延迟信号进行电平移位以产生所述第一输出信号的第一电平移位器;第二延迟电路,其被配置成将所述存储器时钟信号延迟所模拟的列解码时段以产生第二输出信号,所述第二延迟电路包括配置成将所述存储器时钟信号电平移位成存储器功率域哑写时钟的第二电平移位器,所述第二延迟电路进一步包括配置成将所述哑写时钟延迟成所述第二输出信号的存储器功率域部分;以及逻辑电路,其被配置成响应于所述所模拟的行解码时段和所述所模拟的列解码时段两者的完成而处理所述第一输出信号和所述第二输出信号以断言逻辑输出信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201680021551.3/,转载请声明来源钻瓜专利网。