[发明专利]一种提高钴阻挡层沉积选择比的方法

摘要

本发明公开了一种提高钴阻挡层沉积选择比的方法，用于集成电路后段工艺中铜扩散阻挡层的制作，通过先采用直接光CVD工艺，在多孔low k介质层表层的孔隙中选择性沉积一层二氧化硅，使多孔low k介质层的表层致密化，从而明显阻止了钴在多孔low k介质层表面的沉积，进一步提高了后续沉积钴阻挡层时钴的沉积选择比，因此，能够降低钴在多孔low k介质层上的沉积量，有效减小在集成电路后段工艺流程中铜线间的漏电流。

主权项

1.一种提高钴阻挡层沉积选择比的方法，用于集成电路后段工艺中铜扩散阻挡层的制作，其特征在于，包括以下步骤：步骤一：提供一晶圆，所述晶圆表面具有多孔low k介质层，所述多孔low k介质层布有铜互连线，并经过平坦化处理；步骤二：采用直接光CVD工艺，在所述多孔low k介质层表层的孔隙中选择性沉积一层二氧化硅，即在多孔low k介质层表层的孔隙内填充了二氧化硅，形成致密化的所述多孔low k介质层的表层；其中，在沉积过程中，首先通入SiH₄气体，SiH₄分子得以进入多孔low k介质层的孔隙，并被吸附在多孔low k介质层的表层，然后通入N₂O气体，同时，打开低压汞灯，使N₂O解离，并氧化SiH₄，从而形成二氧化硅；步骤三：对所述晶圆表面进行清洗；步骤四：采用CVD工艺在所述多孔low k介质层上选择性沉积钴阻挡层，以在所述铜互连线上形成铜扩散阻挡层。