[发明专利]改善关键尺寸负载效应的方法有效
| 申请号： | 201310221342.1 | 申请日： | 2013-06-04 |
| 公开（公告）号： | CN103295883A | 公开（公告）日： | 2013-09-11 |
| 发明（设计）人： | 秦伟;高慧慧;杨渝书 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 竺路玲 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种改善关键尺寸负载效应的方法，应用于多晶硅的硬掩膜刻蚀工艺中，其特征在于，所述方法包括：提供一具有多晶硅层的衬底，且该多晶硅层的上表面覆盖有硬掩膜层；在所述硬掩膜层上表面形成光阻图案，以该光阻图案为掩膜对所述硬掩膜层进行干法刻蚀，形成具有孤立区域和密集区域的硬掩膜图案；灰化去除光阻图案；采用各向同性的等离子体对所述孤立区域和所述密集区域同时进行刻蚀速率不同的干法刻蚀，以形成新硬掩膜图案，该新硬掩膜图案的孤立区域和密集区域的关键尺寸趋于一致。 | ||
| 搜索关键词： | 改善 关键 尺寸 负载 效应 方法 | ||
【主权项】：
一种改善关键尺寸负载效应的方法，应用于多晶硅的硬掩膜刻蚀工艺中，其特征在于，所述方法包括：提供一具有多晶硅层的衬底，且该多晶硅层的上表面覆盖有硬掩膜层；在所述硬掩膜层的上表面形成光阻图案，并以该光阻图案为掩膜对所述硬掩膜层进行刻蚀，形成具有孤立区域和密集区域的硬掩膜图案，且位于所述孤立区域的硬掩膜图案的关键尺寸和位于所述密集区域的硬掩膜图案的关键尺寸不相同；去除所述光阻图案；采用各向同性的等离子体对所述硬掩膜图案的关键尺寸进行修正，以减小位于所述孤立区域的硬掩膜图案的关键尺寸与位于所述密集区域的硬掩膜图案的关键尺寸之间的差值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310221342.1/，转载请声明来源钻瓜专利网。
- 上一篇：鳍式场效应管的形成方法
- 下一篇：一种跷板式触发开关的动触片
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
