[发明专利]沟槽型双层栅功率MOS器件的接触孔工艺方法在审
申请号: | 201310128412.9 | 申请日: | 2013-04-15 |
公开(公告)号: | CN104103576A | 公开(公告)日: | 2014-10-15 |
发明(设计)人: | 李陆萍;张博 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/28 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 丁纪铁 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种沟槽型双层栅功率MOS器件的接触孔工艺方法,将沟槽型双层栅功率MOS器件中的屏蔽电极及多晶硅栅极制作完成之后,通过全面刻蚀至沟槽中间特定深度,利用深孔接触的方法一次刻蚀同时引出,不再需要额外多一块光刻版定义出电极需要引出的区域,该深接触孔利用干法刻蚀高选择比的特性实现,避免了传统的屏蔽电极引出区域与周边区域的栅极多晶硅横向隔离问题,使得工作区域没有了横向隔离氧化层而得到很大扩张,在降低工艺成本及控制难度的基础上还有效提高器件工作性能。 | ||
搜索关键词: | 沟槽 双层 功率 mos 器件 接触 工艺 方法 | ||
【主权项】:
一种沟槽型双层栅功率MOS器件的接触孔工艺方法,其特征在于:包含如下工艺步骤:第1步,在硅衬底上刻蚀形成沟槽后,表面淀积氧化层,再淀积屏蔽电极多晶硅填充沟槽并反刻去除硅衬底表面的多晶硅,在沟槽内形成屏蔽电极,去除屏蔽电极之上的沟槽侧壁上的氧化层;第2步,隔离介质层生长,覆盖屏蔽电极;第3步,第二层多晶硅生长及反刻,在沟槽内制作形成多晶硅栅极;第4步,光刻定义出屏蔽电极引出区,刻蚀掉所述引出区的多晶硅栅极;第5步,注入形成体区及源区,淀积硼磷硅玻璃形成层间介质,层间介质同时填满屏蔽电极引出区;第6步,屏蔽电极接触孔及多晶硅栅极接触孔第一次刻蚀,使接触孔穿透层间介质,所述接触孔底部分别接触到屏蔽电极和多晶硅栅极;第7步,接触孔第二次刻蚀,进一步向下刻蚀,分别使接触孔深入到屏蔽电极和多晶硅栅极,填入金属钨,形成引出屏蔽电极的深孔接触和引出多晶硅栅极的接触孔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310128412.9/,转载请声明来源钻瓜专利网。
- 上一篇:阵列基板制作方法
- 下一篇:具有过载保护的驱动装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造