[发明专利]减少在备用状态的功率耗散的半导体器件

权利要求书

1、一种减少备用状态功率耗散的半导体器件，具有向所述半导体器件的全部内部电路提供预定电源电压的电源线，还具有向所述内部电路提供地电压的地线，其特征是所述半导体器件包括：

设置在所述电源线和次级电路块之间的至少一部分的第1 MOS晶体管，它由在同一定时处在备用状态和工作状态的多个电路构成，或者由所述地线和所述次级电路块构成，当所述次级电路块处于备用状态时，通过控制衬底电压使所述第1 MOS晶体管关断并增加它的阈值电压，以便减少它的亚阈值电流。

2、按照权利要求1的减少备用状态功率耗散的半导体器件，其特征是，在所述次级电路块的预定节点的逻辑电平固定在备用状态的情况下，形成所述次级电路块的多个第2 MOS晶体管中的亚阈值电流通路的第2 MOS晶体管，通过所述第1 MOS晶体管被连到所述电源线或地线上，其另一个不是亚阈值电流通路的第2 MOS晶体管直接连到所述电源线或所述地线上。

3、按照权利要求1的减少备用状态功率耗散的半导体器件，其特征是，在所述电源线和所述次级电路块之间的第1 MOS晶体管所述的栅极，当连接所述第1 MOS晶体管的所述次级电路块是处于备用状态时，接收逻辑“高”电平，当连接所述第1 MOS晶体管的所述次级电路块是处于工作状态时，接收逻辑“低”电平，由有衬底电压的P-沟道MOS晶体管构成的第1 MOS晶体管在工作状态的所述衬底电压比备用状态的衬底电压低预定数值。

4、按照权利要求1的减少备用状态功率耗散的半导体器件，其特征是，在所述地线和所述次级电路块之间的第1 MOS晶体管的栅极，当连接所述第1 MOS晶体管的所述次级电路块是处于备用状态时，接收到逻辑“低”电平，当连接所述第1 MOS晶体管的所述次级电路块是处于工作状态时，接收到逻辑“高”电平，由有衬底电压的N-沟道MOS晶体管构成的所述第1 MOS晶体管在工作状态的所述衬底电压，比备用状态的衬底电压高预定数值。

5、按照权利要求4的减少备用状态功率耗散的半导体器件，其特征是，在分离阱上形成的所述第1 MOS晶体管能自由地控制所述衬底电压，而不影响形成所述次级电路块的所述第2 MOS晶体管。