[实用新型]一种超低寄生电感SiC半桥功率模块

说明书

本实用新型属于电子电力器件技术领域，更具体地，涉及一种超低寄生电感SiC半桥功率模块，两只SiC MOSFET芯片分别为芯片一和芯片二，两片芯片平行且上下竖直设置，两片所述芯片之间通过缓冲层连接，所述DBC板包括上DBC板和下DBC板，所述芯片一与上DBC板连接，所述芯片二与所述下DBC板连接，所述上DBC板与所述下DBC板之间连接有解耦电容，本实用新型通过变更两只芯片的空间位置、缩短回路长度、取消键合线的设置、集成解耦电容等措施来消除寄生电感或者降低寄生电感产生的不利影响，实现半桥模块的高度集成，提升功率模块的可靠性。

技术领域

本实用新型属于电子电力器件技术领域，更具体地，涉及一种超低寄生电感SiC半桥功率模块。

背景技术

近年来，由于SiC宽禁带半导体功率芯片具有阻断电压高、开关损耗低、开关速度快等优势，其应用于固态变压器、变换器等设备会显著降低其体积、提高其效率和功率密度，已经引起国内外学术界和工业界越来越多的关注。但是随着SiC器件的开关速度的快速提高，应用频率的大幅度提高，对于功率模块内部的寄生电感的要求也随之提高。

功率模块乃至整个电路内的寄生电感对于器件的高速工作具有至关重要的意义，若寄生电感过大，可能造成器件关断过冲较大、加剧串扰问题，甚至引起较大电磁干扰问题。因此，通过模块封装技术的优化实现寄生电感的优化是一个具备研究意义的方向。但是目前现有技术中大多通过基于键合引线的平面型封装实现半桥功率模块结构，存在相对较大的寄生电感，请参阅图5。

发明内容

本实用新型的目的是：克服现有技术中的不足，提供一种超低寄生电感SiC半桥功率模块，旨在解决现有半桥功率模块寄生电感较大的问题。

为解决上述技术问题，本实用新型采用的技术方案如下：

一种超低寄生电感SiC半桥功率模块，包括两只SiC MOSFET芯片和DBC板，两只SiCMOSFET芯片分别为芯片一和芯片二，两片芯片平行且上下竖直设置，两片所述芯片之间通过缓冲层连接，所述DBC板包括上DBC板和下DBC板，所述芯片一与上DBC板连接，所述芯片二与所述下DBC板连接，所述上DBC板与所述下DBC板之间连接有解耦电容。

进一步的，所述解耦电容的两端分别与母线的正极和负极连接。

进一步的，所述上DBC板和下DBC板均为覆铜陶瓷板，所述上DBC板包括上DBC板上铜层、上DBC板中间绝缘层和上DBC板下铜层，所述下DBC板包括下DBC板上铜层、下DBC板中间绝缘层和下DBC板下铜层，所述上DBC板中间绝缘层和下DBC板中间绝缘层的材质为氮化铝、氧化铝、氮化硅中的一种。

进一步的，所述芯片一的漏极通过连接片一连接到上DBC板的上铜层与交流侧电极连接。

进一步的，所述上DBC板和所述下DBC板的外表面分别连接有散热器。

进一步的，所述芯片二的栅极连接有连接片二，所述连接片二的另一端连接到下DBC板上铜层。

进一步的，所述芯片二的源极连接有开尔文源极连接片，所述开尔文源极连接片的另一端与所述下DBC板上铜层连接。

进一步的，所述芯片一的栅极通过焊料直接与所述上DBC板上铜层连接。

进一步的，所述芯片一的源极通过焊料直接与上DBC板上铜层连接，引出源极和开尔文电极。

进一步的，所述缓冲层的材质选用钼或者铜。

采用本实用新型的技术方案的有益效果是：

1、本实用新型通过变更两只芯片的空间位置、缩短回路长度、取消键合线的设置、集成解耦电容等措施来消除寄生电感或者降低寄生电感产生的不利影响，实现半桥模块的高度集成，提升功率模块的可靠性。