[实用新型]一种提高凸块及再布线层均匀性的芯片封装结构

说明书

本实用新型提供了一种提高凸块及再布线层均匀性的芯片封装结构，包括晶圆、设置于晶圆表面的再布线层和凸块；所述再布线层包括实际再布线层和虚拟再布线层，所述凸块包括实际凸块和虚拟凸块，所述实际凸块通过实际再布线层与芯片互连，所述虚拟凸块通过虚拟再布线层与晶圆接触；在晶圆的无效区域上设置再布线层和凸块，且无效区域凸块的高度与晶圆有效区域的凸块高度相同。本实用新型产品结构上由于凸块下方的结构都一致，在无需布线的地方采用虚拟布线的支撑，从结构上以保证凸块的高度均匀性，减小后序工艺过程中虚焊与脱落的风险；电镀过程中由于虚拟凸块的存在，无效区域电流密度能保持在与有效区域的电流密度一致，生长速度保持一致应力分布均匀。

技术领域

本实用新型涉及芯片封装技术领域，具体涉及一种芯片封装结构。

背景技术

在芯片制造工艺中，来料晶圆上会切出一个切口以标明单晶生长的晶向，并且帮助后续工序确定晶圆摆放位置。在切口以上，来料晶圆边缘处设置有3mm的余量为无效区域，在切口处上方会标注晶圆序列，晶圆序列上方与两侧未被划分在有效区域内的区域不做凸块/再布线层，一方面会导致后序电镀过程中有效区域外的电流密度增大，铜离子沉积速度大于有效区域内凸块的沉积速度，凸块/再布线层高度不一致，在后续磨划工序易导致晶圆崩裂，另一方面会导致晶圆应力分布不均匀产生晶圆翘曲。同时，在单颗芯片内部一般存在多个凸块，凸块在芯片的布局也会导致应力分布不均。

实用新型内容

实用新型目的：本实用新型目的在于针对现有技术的不足，提供一种提高凸块及再布线层均匀性的芯片封装结构，通过晶圆级扇出封装方式，在晶圆无效区域内制造出虚拟凸块，后序电镀过程凸块高度增长速度放缓，与有效区域内凸块增长速度保持一致；并且减小后序工艺过程中虚焊与脱落的风险，减小应力集中现象。

技术方案：本实用新型提供了一种提高凸块及再布线层均匀性的芯片封装结构，包括晶圆、设置于晶圆表面的再布线层和凸块；

所述晶圆包括有效区域和无效区域，所述有效区域设有芯片和芯片压区；

所述再布线层包括实际再布线层和虚拟再布线层，所述实际再布线层通过芯片压区与芯片互连；

所述凸块包括实际凸块和虚拟凸块，所述实际凸块通过实际再布线层与芯片互连，所述虚拟凸块通过虚拟再布线层与晶圆接触；

在晶圆的无效区域上设置再布线层和凸块，且无效区域凸块的高度与晶圆有效区域的凸块高度相同。

进一步，在晶圆的无效区域和有效区域上顺序覆盖第一再钝化层、第一种子层、再布线层、第二再钝化层和第二种子层，所述第一再钝化层和第二再钝化层上设有缺口，第二再钝化层和第二种子层表面的缺口供凸块嵌入。

更进一步，所述第一种子层、再布线层对应覆盖在第一再钝化层的缺口处，所述第二种子层对应覆盖在第二再钝化层的缺口处。

进一步，所述晶圆的无效区域包括晶圆生长晶相切口以上3mm区域及晶圆序列标注周围。

进一步，所述晶圆有效区域上的凸块对应设置在芯片压区上。

进一步，所述晶圆无效区域上的凸块位于晶相切口两侧。

进一步，所述晶圆无效区域上至少布置一行凸块。

有益效果：与现有技术相比，本实用新型的优点在于：

1、产品结构上由于凸块下方的结构都一致，在无需布线的地方采用虚拟布线的支撑，从结构上以保证凸块的高度均匀性，减小后序工艺过程中虚焊与脱落的风险；

2、电镀过程中由于虚拟凸块的存在，无效区域电流密度能保持在与有效区域的电流密度一致，生长速度保持一致应力分布均匀，导致高度均匀性改善，在后续磨划工艺过程中减小晶圆崩裂风险。

附图说明

图1为晶圆有效区域及无效区域的结构示意图；