[发明专利]DPT功率器件制造工艺

说明书

本发明公开了DPT功率器件制造工艺；包括有以下步骤：S1、N型外延层上腐蚀出深沟槽；S2、在深沟槽内生长或淀积氧化层；S3、在深沟槽内淀积导电多晶硅；S4、腐蚀导电多晶硅；S5、在N型外延层上腐蚀出浅沟槽；S6、在浅沟槽内生长氧化层；S7、在浅沟槽内淀积导电多晶硅；S8、腐蚀N型外延层表面的氧化层；S9、在N型外延层形成p‑body区；S10、在N型外延层表面淀积绝缘介质层；S11、通过光刻工艺进行涂胶曝光，后进行腐蚀；S12、在N型外延层上依次淀积Ti+TiN；S13、在TiN上形成正面金属，在衬底下形成背面金属；本发明深沟槽用作器件漂移区提高耐压水平，缩小单元尺寸，改善器件参数，使用TiSi化合物提供电子，简化了工艺，降低了器件导通电阻。

技术领域

本发明属于DPT功率器件技术领域，具体涉及DPT功率器件制造工艺。

背景技术

功率器件，也被称为电力电子器件，简单来说，就是具有处理高电压、大电流能力的功率型半导体器件，在中低压功率半导体器件领域，DPT结构已经被广泛采用，对比传统功率MOSFET器件，DPT结构因其具有电荷耦合效应，在传统沟槽mosfet垂直耗尽(p-body/n-epi结)基础上引入了水平耗尽，将器件电场由三角形分布改变为近似矩形分布。在采用同样掺杂浓度的外延规格情况下，器件可以获得更高的击穿电压。该结构沟槽内上部为栅极(gate)，栅电极下方有一块电极，这个电极我们称之为屏蔽电极或耦合电极。屏蔽电极与源端(source)连接，能够发挥屏蔽栅极与漂移区的作用，降低了米勒电容以及栅电荷，因此器件的开关速度更快、损耗低。该结构在中低压功率器件领域得到广泛应用。然而市面上各种的功率器件的制备仍存在各种各样的问题。

如授权公告号为CN102214696B所公开的功率MOS器件及功率MOS器件制造方法，其虽然有利地通过两次N型漂移区离子注入步骤形成了两个掺杂区域，使得栅极下电场消弱，保护栅极氧化硅，改善器件可靠性，但是并未解决现有功率器件的制备过程较为复杂，深沟槽和浅沟槽无法分离，不能够有效的实现漂移区提高器件耐压水平的问题，为此我们提出DPT功率器件制造工艺。

发明内容

本发明的目的在于提供DPT功率器件制造工艺，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：DPT功率器件制造工艺，包括有以下步骤：

S1、提供N型衬底，并在N型衬底上做出N型外延层，然后在N型外延层上腐蚀出深沟槽；

S2、在深沟槽内生长或淀积氧化层，成分为氧化硅；

S3、在深沟槽内淀积导电多晶硅；

S4、采用CMP或者腐蚀的方法将氧化层表面的多余导电多晶硅去除；

S5、在N型外延层上腐蚀出浅沟槽，浅沟槽位于两个深沟槽中间；

S6、在浅沟槽内生长氧化层，成分为氧化硅；

S7、在浅沟槽内淀积导电多晶硅；

S8、用CMP或者腐蚀的方法将N型外延层表面的氧化层，导电多晶硅去除；

S9、在N型外延层上注入p型杂质离子，形成p-body区；

S10、在N型外延层表面淀积一层绝缘介质层；

S11、通过光刻工艺，对无光刻胶阻挡的绝缘介质层进行腐蚀，去除N型外延层顶部绝缘介质层，并进一步往下腐蚀，去除部分厚氧化层、导电多晶硅和N型外延层，腐蚀完成后去除顶部光刻胶；

S12、在N型外延层上依次淀积Ti+TiN；

S13、在TiN上形成正面金属，在衬底下形成背面金属。