[实用新型]一种提高DIP器件焊接上锡率的焊接柱有效
申请号: | 202122070759.5 | 申请日: | 2021-08-30 |
公开(公告)号: | CN215615658U | 公开(公告)日: | 2022-01-25 |
发明(设计)人: | 张继胜 | 申请(专利权)人: | 苏州浪潮智能科技有限公司 |
主分类号: | B23K3/08 | 分类号: | B23K3/08 |
代理公司: | 济南诚智商标专利事务所有限公司 37105 | 代理人: | 周杰 |
地址: | 215100 江苏省苏州市吴*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 提高 dip 器件 焊接 上锡率 | ||
本实用新型公开了一种提高DIP器件焊接上锡率的焊接柱,包括连接端和焊接端,所述连接端为圆柱形,所述焊接端设置在连接端的下部,且焊接端截面为多边形,所述焊接端插接在PIN孔内部。本实用新型在连接端下部设置了焊接端,焊接端采用多边形,利用多边形和PIN孔之间的空隙减少了焊接柱与铜箔的直接接触面积,从而减缓了热量的损失,提高了上锡率。
技术领域
本实用新型属于DIP封装技术领域,特别涉及一种提高DIP器件焊接上锡率的焊接柱。
背景技术
现有设计中PCB板上DIP类(dual inline-pin package,双列直插式封装技术)的插针种类在PCB设计中应用广泛,但是在PCBA上件时容易出上锡不良的现象;现有的技术方案一般是采用减少DIP器件的焊接层数,减少散热来提高上锡,但是由于一些DIP的电容和电源连接器等因为设计的需要,无法通过减少DIP器件的焊接的层面来解决上锡不良的问题。只能通过PCBA工厂自行克服生产,但是这样就造成了生产效率减低的问题。
发明内容
本实用新型的目的是克服现有技术中的不足,提供一种提高DIP器件焊接上锡率的焊接柱,在连接端下部设置了焊接端,焊接端采用多边形,利用多边形和PIN孔之间的空隙减少了焊接柱与铜箔的直接接触面积,从而减缓了热量的损失,提高了上锡率。
为了实现上述目的,本实用新型采用的技术方案是:
一种提高DIP器件焊接上锡率的焊接柱,包括连接端和焊接端,所述连接端为圆柱形,所述焊接端设置在连接端的下部,且焊接端截面为多边形,所述焊接端插接在PIN孔内部;焊接端采用多边形,利用多边形和PIN孔之间的空隙减少了焊接柱与铜箔的直接接触面积,从而减缓了热量的损失,提高了上锡率。
作为本技术方案的进一步优选,所述焊接端截面为菱形或正多边形,使焊接端各侧边与PIN孔间隙的保持均等,从而保证了焊接柱焊接的效果。
作为本技术方案的进一步优选,所述焊接端下部为尖状结构,波峰焊时,由于采用下端尖,中间粗的结构可以提高焊接时的上锡效果。
作为本技术方案的进一步优选,所述焊接端上部设有限位板,限位板的直径大于PIN孔的直径,限位板便于限制焊接端的插接深度,保证了焊接端焊接的准确性。
作为本技术方案的进一步优选,所述焊接端侧面设有拨片,拨片上端与焊接端固定连接,拨片下端为自由端,所述拨片采用弹簧片,拨片减少了焊锡的使用量,且拨片使焊接柱能插在不同大小的PIN孔内,增强了焊接柱的适用性。
作为本技术方案的进一步优选,所述拨片截面为扇形,扇形拨片增大了焊接柱与焊锡的接触面积,便于波峰焊喷锡时焊接端抓取锡,提高了上锡率。
作为本技术方案的进一步优选,所述焊接端上设有若干容纳槽,焊接柱插入PIN孔内部后拨片压缩入容纳槽内部,避免了因焊接端尺寸过大造成无法插入PIN孔内部。
本实用新型的有益效果是:
1)本实用新型在连接端下部设置了焊接端,焊接端采用多边形,利用多边形和PIN孔之间的空隙减少了焊接柱与铜箔的直接接触面积,从而减缓了热量的损失,提高了上锡率。
2)焊接端截面为菱形或正多边形,使焊接端各侧边与PIN孔间隙的保持均等,从而保证了焊接柱焊接的效果。
3)焊接端下部为尖状结构,波峰焊时,由于采用下端尖,中间粗的结构可以提高焊接时的上锡效果。
4)焊接端上部设有限位板,限位板的直径大于PIN孔的直径,限位板便于限制焊接端的插接深度,保证了焊接端焊接的准确性。
5)焊接端侧面设有拨片,拨片上端与焊接端固定连接,拨片下端为自由端,拨片采用弹簧片,拨片减少了焊锡的使用量,且拨片使焊接柱能插在不同大小的PIN孔内,增强了焊接柱的适用性。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司,未经苏州浪潮智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202122070759.5/2.html,转载请声明来源钻瓜专利网。