[实用新型]功率MOS器件

说明书

本实用新型属于半导体技术领域，具体涉及一种功率MOS器件。一种功率MOS器件，包括：一外延层；和至少一有源区沟槽，位于外延层上；有源区沟槽内具有：一栅极多晶硅，位于有源区沟槽内；一栅极氧化物介质层，位于栅极多晶硅与有源区沟槽之间；栅极多晶硅的上部具有一凸起部，栅极多晶硅的的凸起部伸出于有源区沟槽。本实用新型由于栅极多晶硅的凸起部伸出于有源区沟槽，使得刻蚀时的多晶硅消耗量极小，最终器件的沟道长度为沟槽的实际深度，栅极多晶硅的凸起部可以作为回蚀时的工艺窗口，留出一部分的容错量，沟道长度不受多晶硅回蚀量影响，从而减小器件阈值电压值波动。

技术领域

本实用新型属于半导体技术领域，具体涉及一种功率MOS器件。

背景技术

在低压MOSFET器件中，尤其是小功率MOSFET器件，要求使用较低的阈值电压值(Vth)。为了实现较低阈值电压值，器件的栅氧厚度往往很薄，通常小于250A。因此现有结构的低压小功率MOSFET器件中沟槽中多晶硅的实际长度的波动会给器件的阈值电压值造成较大的波动，而现有器件的工艺流程中，多晶硅的实际长度的波动和器件制备过程中工艺参数的波动密切相关，难以控制及消除。

现有的沟槽型功率MOS器件其工艺流程如图1中所示，包括：

步骤①，在基片上生长硬掩膜层；

步骤②，沟槽101光刻及刻蚀；

步骤③，栅极氧化物介质层103生长，栅极多晶硅104积淀；

步骤④，栅极多晶硅104回蚀至低于沟槽101表面；

步骤⑤，氧化物湿法刻蚀去除硬掩膜层。

如此一来，栅极氧化物介质层103和栅极多晶硅104齐平，且凹陷于沟槽101的表面，以沟槽深度100单位为计，栅极氧化物介质层103和栅极多晶硅104的凹陷部：沟槽101深度约-5～20：100。

通过上述工艺流程及后续工艺流程，最终得到如图2所示的现有技术的器件结构，包括外延层(Epi)101、外延层中沟槽(Trench)102、栅极氧化物介质层(GOX)103、栅极多晶硅(Poly)104、P型掺杂区(P-body)105、N型掺杂区(N+)106、连接孔(CT)107、连接孔注入区(BF2)108、介质隔离层(ILD)109、金属电极(AlCu)110等部分。可见，沟槽102中多晶硅的实际长度直接受多晶硅回蚀(干刻)和湿法去除硬掩膜层的影响。

实用新型内容

本实用新型针对现有的功率MOS器件由于多晶硅的实际长度的波动对器件的阈值电压值造成较大波动的技术问题，目的在于提供一种功率MOS器件。

一种功率MOS器件，包括：一外延层；和至少一有源区沟槽，位于所述外延层上；

所述有源区沟槽内具有：

一栅极多晶硅，位于所述有源区沟槽内；

一栅极氧化物介质层，位于所述栅极多晶硅与所述有源区沟槽之间；

所述栅极多晶硅的上部具有一凸起部，所述栅极多晶硅的的凸起部伸出于所述有源区沟槽。

所述功率MOS器件还包括：

至少两个氧化物垫片，位于所述有源区沟槽外且设置在所述栅极多晶硅凸起部两侧侧壁外。

所述有源区沟槽的中心深度：所述栅极多晶硅的凸起部为100：+5～30，优选为100：+10～20。

所述氧化物垫片的顶面与所述栅极多晶硅顶面齐平。

所述氧化物垫片采用多面体结构，所述氧化物垫片中的一个面连接所述栅极多晶硅的凸起部侧壁，相邻的另一个面连接所述有源区沟槽顶部外侧的平面。

所述功率MOS器件还包括：