[发明专利]一种双极分裂栅增强型功率晶体管

说明书

本发明公开一种双极分裂栅增强型功率晶体管，包括衬底层、漂移区、有源层、槽栅以及器件顶层；所述衬底层位于双极分裂栅增强型功率晶体管底部，所述衬底层上表面一部分与漂移区连接，所述衬底层上表面另一部分与槽栅连接；所述漂移区上表面与有源层连接；所述有源层上表面与器件顶层连接。本发明通过在ATLAS模拟器中执行二维数值模拟，证明了BiSGE结构降低了导通电阻、IDS‑VDS和品质因数特性，与SGE相比，不会影响断态击穿电压。UIS测试结果表明，BiSGE晶体管的耐用性可与SGEUMOS相媲美。

技术领域

本发明涉及功率半导体器件领域，特别是涉及一种双极分裂栅增强型功率晶体管。

背景技术

如今，大多数主要功率MOSFET供应商都采用了沟槽MOS结构，沟槽MOSFET导通损耗的主要贡献是沟道和漂移区电阻。沟道电阻可以通过增加栅极密度来降低。传统高栅极密度沟槽MOSFET的总电阻通常会受到漂移区电阻的限制。Resurf Stepped Oxide(RSO)结构需要将漂移区电阻降低到超过该1D硅极限。因为栅电极沿漂移区延伸并通过厚氧化物与其隔离，具有场板并增强了漂移区中的电场。由于侧壁的多晶硅场板耗尽漂移区并均匀调制电场扩散，梯度氧化物旁路(GOB)结构在中低压区具有超越超结结构的性能，并克服了超结结构中的电荷平衡。然而，与横向DMOS器件相比，RSO MOSFET表现出相对较大的开关损耗，因为更高的栅漏电容或米勒电容(C_GD)，并且GOB MOSFET限制了场板和栅电极的缩放比例。因此提出了分栅RSO MOSFET、栅增强型MOSFET和分栅增强(SGE)MOSFET以改善通态电阻率和击穿电压，同时不增加C_GD，有必要依此思路对传统沟槽MOS结构进行改进，以提高其性能。

发明内容

本发明的目的是提供一种双极分裂栅增强型功率晶体管，以优化器件的整体性能。

为实现上述目的，本发明提供了如下方案：本发明提供一种双极分裂栅增强型功率晶体管，包括：

衬底层、漂移区、有源层、槽栅和器件顶层；

所述衬底层位于双极分裂栅增强型功率晶体管底部，所述衬底层上表面一部分与所述漂移区连接，所述衬底层上表面另一部分与所述槽栅连接；

所述漂移区上表面与所述有源层连接；

所述有源层上表面与所述器件顶层连接。

可选地，所述衬底层由下到上设置有依次连接的漏极和衬底。

可选地，所述漏极的材料为硅；所述衬底的材料为金属。

可选地，所述漂移区为N型漂移区；所述漂移区的材料为硅。

可选地，所述有源层包括：体区、基区和源区；

所述体区下表面与所述N型漂移区上表面连接，所述体区上表面分别与所述基区和所述源区的下表面连接，且与所述槽栅邻接；

所述基区位于所述有源层的左侧，所述基区的上表面与所述器件顶层的下表面连接，且与所述体区、所述源区邻接；

所述源区下表面与所述体区的上表面连接，所述源区上表面与所述器件顶层的下表面连接，所述源区左侧与所述基区邻接，所述源区右侧与所述槽栅邻接。

可选地，所述体区与所述基区为P型，所述源区的掺杂类型为N型；所述体区、所述基区和所述源区的材料为硅。

可选地，所述器件顶层包括：基极和源极；

所述基极与所述基区的上表面连接；所述源极与所述源区的上表面连接。

可选地，所述基极与所述源极的材料为金属。

可选地，所述槽栅包括：栅氧化物层、栅极、浮体层；