[发明专利]用于提高芯片内SRAM PUF稳定性的电路装置及方法

权利要求书

1.一种用于提高芯片内SRAM PUF稳定性的电路装置，其特征在于，包括多个并列连接的PMOS管，所有PMOS管的栅极均连接芯片内部逻辑控制信号Vg，所有PMOS管的源极均连接芯片内SRAM阵列供电电源输入端，所有PMOS管的漏极均连接芯片内部供电电源；

当需要获取芯片内SRAM阵列上电初值时，控制Vg＝0，开启所有PMOS管的电源开关，使所有PMOS管处于导通状态，读出SRAM阵列上电初值，读取后，控制Vg＝VDD，关断所有PMOS管的电源开关，使所有PMOS管处于截止状态。

2.根据权利要求1所述的电路装置，其特征在于，

根据SRAM芯片供电电流的需求，确定PMOS管的数量。

3.一种提高芯片内部SRAM PUF稳定性的方法，其特征在于，所述芯片包括多个SRAM单元，所述方法包括：

在注册阶段，读取预设数量SRAM单元的上电初值，将多个上电初值相加，得到sum0；

基于sum0，生成对应的帮助数据Mask0和AddOp0，以及基于sum0，生成第一物理响应值Key1，其中，Mask0为sum0是否有效的标志位，AddOp0为操作指示标识；

在重建阶段，读取预设数量SRAM单元的上电初值，将多个上电初值相加，得到sum1；

基于sum1和帮助数据Mask0和AddOp0，生成第二物理响应值Key2，Key2与Key1相等。

4.根据权利要求3所述的提高芯片内SRAM PUF稳定性的方法，其特征在于，

根据芯片中SRAM单元的数量和所有SRAM单元的分布确定读取上电初值的SRAM单元的预设数量；

其中，预设数量N的选取需要满足如下条件：N为奇数，N个SRAM单元的上电初值sum，sum值等于N、N-2、0、2的概率相同。

5.根据权利要求3所述的提高芯片内SRAM PUF稳定性的方法，其特征在于，所述预设数量为N，所述基于sum0，生成对应的帮助数据Mask0和AddOp0，以及基于sum0，生成第一物理响应值Key1，包括：

sum0等于0、2、N-2、N时，Mask0等于0，sum0等于其他值时，Mask0等于1；

sum0等于0和N-2时，AddOp0等于1，sum0等于其他值时，AddOp0等于0；

Mask0和AddOp0作为帮助数据存放在芯片内部非易失性存储中；

若Mask0等于1，则在重建阶段丢掉N个SRAM单元的上电初值；若Mask0等于0，则在重建阶段保留N个SRAM单元的上电初值；

若保留下来的N个SRAM单元的上电初值对应的sum0小于等于|(N-1)/2|，则对应的第一物理响应值key1等于0，否则，第一物理响应值key1为1。

6.根据权利要求3所述的提高芯片内SRAM PUF稳定性的方法，其特征在于，所述基于sum1和帮助数据Mask0和AddOp0，生成第二物理响应值Key2，包括：

若Mask0等于1，丢掉读取的N个SRAM单元的上电初值，保留Mask1等于0对应的N个SRAM单元的上电初值，并获取对应的sum1；

如果AddOp0等于1，sum2＝sum1+1，如果AddOp0等于0，sum2＝sum1-1；

如果sum2小于或等于|(N-1)/2|，则第二物理响应值Key2等于0，否则第二物理响应值Key2等于1，当Key2不等于Key1时，SRAM PUF提取错误，上述方法Key2不等于Key1的概率为：

其中，P₂是1个SRAM单元上电初值发生错误的概率，n＝N，e是N个SRAM单元上电初值发生错误的个数，q＝|(N-1)/2|，z＝|(N+1)/2|。

7.一种提高芯片内SRAM PUF稳定性的方法，其特征在于，包括：

在权利要求1所述的用于提高芯片内SRAM PUF稳定性的电路装置中，采用权利要求3-6任一项所述的提高芯片内SRAM PUF稳定性的方法对SRAM PUF稳定性进行提高。