[发明专利]提高读可靠性的SRAM存储单元

说明书

本申请涉及半导体集成电路制造技术领域，具体涉及一种提高读可靠性的SRAM存储单元。该SRAM存储单元包括：锁存电路，所述锁存电路用于存储数据；写操作控制传输电路，所述写操作控制传输电路连接所述锁存电路，用于对所述锁存电路进行写操作，控制所述锁存电路形成不同的数据状态；读操作控制传输电路，所述读操作控制传输电路连接锁存电路输出端，用于对所述锁存电路进行读操作，读出所述锁存电路的数据状态。

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种提高读可靠性的SRAM存储单元。

背景技术

相关技术中的SRAM(Static Random-Access Memory，静态随机存取存储器)，为了防止单粒子效应带来的软错误，通常包括用于存储数据的锁存单元和用于对该锁存单元进行读、写等操作的数据传输电路。通过共用该数据传输电路，以控制锁存单元进行写操作还是读操作。

但是，对于相关技术中的SRAM存储单元，其读操作和写操作共用传输电路，使用该数据传输电路进行读操作时，需要确保位线预充电完成，但位线的电压对存储单元内部节点有影响，从而产生读干扰信号，降低该存储单元的读可靠性。

发明内容

本申请提供了一种提高读可靠性的SRAM存储单元，可以解决相关技术中存储单元读可靠性降低的问题。

为了解决背景技术中所述的技术问题，本申请提供一种提高读可靠性的SRAM存储单元，其特征在于，所述SRAM存储单元包括：

锁存电路，所述锁存电路用于存储数据；

写操作控制传输电路，所述写操作控制传输电路连接所述锁存电路，用于对所述锁存电路进行写操作，控制所述锁存电路形成不同的数据状态；

读操作控制传输电路，所述读操作控制传输电路连接锁存电路输出端，用于对所述锁存电路进行读操作，读出所述锁存电路的数据状态。

可选地，所述读操作控制传输电路，将所述锁存电路输出端连接读操作字线和读操作位线，用于根据读操作字线的状态，从读操作位线读出所述锁存电路的数据状态。

可选地，所述读操作字线的状态包括读操作状态和其他操作状态；

在所述读操作字线的状态为读操作状态时，所述读操作位线读出所述锁存电路的数据状态；

在所述读操作字线的状态为其他操作状态时，所述读操作位线为无读出状态。

可选地，所述读操作控制传输电路包括：

读操作传输通路，所述读操作传输通路连于所述读操作位线和地端之间；

所述读操作字线和所述锁存电路输出端分别连接所述读操作传输通路的控制端，用于共同控制所述读操作传输通路的导通或断开。

可选地，当所述读操作字线的状态为读操作状态时，所述读操作传输通路根据所述锁存电路输出端的数据状态进行导通或断开，使得所述读操作位线读出所述锁存电路输出端的数据状态；

当所述读操作字线的状态为其他操作状态时，所述读操作位线为无读出状态，所述读操作传输通路断开。

可选地，所述读操作传输通路包括第一读操作传输MOS管和第二读操作传输MOS管；

所述第一读操作传输MOS管的一源漏端连接所述读操作位线，另一源漏端连接所述第二读操作传输MOS管的一源漏端，所述第二读操作传输MOS管的另一源漏端接所述地端；

所述读操作传输通路的控制端包括第一读操作传输MOS管的栅极，和所述第二读操作传输MOS管的栅极；

所述读操作字线连接所述第一读操作传输MOS管的栅极；