[发明专利]分离栅功率MOS器件及其制造方法

说明书

公开了一种分离栅功率MOS器件及其制造方法，方法包括：在衬底上形成外延层，在外延层中形成沟槽；在外延层表面和沟槽中形成第一绝缘层；在空腔中填充多晶硅并进行回蚀刻；在第一栅极导体的表面旋转涂布形成第二绝缘层；在第二绝缘层上形成掩膜，去除外延层表面和沟槽中所述掩膜侧壁的第一绝缘层，暴露沟槽的上部；在沟槽上部的侧壁和外延层的表面形成栅氧化层；在沟槽的上部中形成第二栅极导体。本申请的分离栅功率MOS器件的制造方法中，采用SOG工艺形成第二绝缘层，在回蚀刻第一绝缘层时采用掩膜保护第二绝缘层，降低了第二绝缘层厚度过厚或过薄的问题，从而降低了第一栅极导体与第二栅极导体之间的耐压和漏电问题。

技术领域

本发明涉及功率半导体技术领域，特别涉及一种分离栅功率MOS 器件及其制造方法。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)作为功率半导体器件已经得到了广泛的应用，例如在功率变换器中作为开关。

图1示出了一种分离栅功率MOS器件，包括：衬底110，外延层 120，位于外延层120的沟槽中的第一绝缘层131，第一栅极导体132和第二栅极导体133，位于外延层120中的体区134，源区135，接触区136 位于外延层120上的介质层140和源极141，以及位于衬底110第二表面的漏极143。其中，形成沟槽中的结构的步骤为：在沟槽的侧壁和底部形成绝缘层；在绝缘层围成的空腔中沉积多晶硅，对多晶硅进行回蚀刻，形成第一栅极导体；在第一栅极导体的表面沉积绝缘层，然后对绝缘层进行回蚀刻；最后沉积多晶硅材料形成第二栅极导体。

现有技术的工艺中，由于第一栅极导体和第二栅极导体之间的绝缘层为回蚀刻步骤中剩余的绝缘层，而在回蚀刻步骤中，对于该部分的绝缘层的厚度不能精确控制，会出现欠蚀刻或过蚀刻的现象，导致第一栅极导体和第二栅极导体之间的绝缘层的厚度过后或者过薄，进而导致器件出现耐压和漏电问题。

发明内容

鉴于上述问题，本发明的目的在于提供一种分离栅功率MOS器件及其制造方法，通过旋涂工艺配合掩膜层的方法，确保第一绝缘层的回蚀刻过程中第一栅极导体顶端的第二绝缘层的厚度不会过薄或过厚，从而降低了第一栅极导体和第二栅极导体之间的耐压和漏电问题。

根据本发明的一方面，提供一种分离栅功率MOS器件的制造方法，包括：在第一掺杂类型的衬底上形成第一掺杂类型的外延层，在所述外延层中形成沟槽；在所述外延层表面和所述沟槽中形成第一绝缘层，所述第一绝缘层围绕沟槽形成空腔；在所述空腔中填充多晶硅，并对所述多晶硅进行回蚀刻，去除所述多晶硅的一部分形成第一栅极导体，暴露所述空腔的上部；在空腔中所述第一栅极导体的表面旋转涂布形成第二绝缘层；在所述第二绝缘层上形成掩膜，去除所述外延层表面和所述沟槽中所述掩膜侧壁的第一绝缘层，暴露所述沟槽的上部；在所述沟槽上部的侧壁和所述外延层的表面形成栅氧化层；在所述沟槽的上部中形成第二栅极导体。

可选地，采用热氧化工艺形成所述栅氧化层。

可选地，在所述沟槽的上部中形成第二栅极导体的步骤之后，还包括：在所述外延层的第一表面中体区和源区；在所述栅氧化层和所述第二栅极导体的表面上形成介质层；形成贯穿所述介质层、所述栅氧化层和所述源区，并延伸至所述体区中的通孔；经由所述通孔在所述通孔底部的所述体区中形成接触区；在所述通孔和所述介质层上沉积金属材料，形成第一电极；在所述衬底的第二表面上形成第二电极。

可选地，在所述外延层的第一表面中体区和源区的步骤包括：以所述第二栅极导体为掩膜对所述外延层进行离子注入形成第二掺杂类型的体区，所述第二掺杂类型与所述第一掺杂类型相反；以所述第二栅极导体为掩膜对所述外延层进行离子注入形成第一掺杂类型的源区。

可选地，所述接触区为第二掺杂类型。

可选地，所述第一掺杂类型为N型，所述第二掺杂类型为P型。