[发明专利]功率器件及其制备方法、电子装置

说明书

本申请提供一种功率器件及其制备方法、电子装置。功率器件包括GaN缓冲层、第一势垒层、第二势垒层、阻挡层、第一p‑(Al)GaN部与栅极。GaN缓冲层、第一势垒层层叠设置，第一势垒层设有第一通孔，第二势垒层覆盖于第一势垒层背离GaN缓冲层的一侧，第二势垒层于第一通孔处形成沟槽，阻挡层设于第二势垒层背离GaN缓冲层的一侧，阻挡层设有第二通孔，第一p‑(Al)GaN部设于第二通孔并与第二势垒层接触，栅极设于第一p‑(Al)GaN部背离阻挡层的一侧。阻挡层能够在刻蚀p‑(Al)GaN时保护第二势垒层，减少刻蚀对第二势垒层的损伤，防止反向导通时空穴从第一p‑(Al)GaN部注入到第二势垒层中。

技术领域

本申请涉及半导体器件技术领域，特别涉及一种功率器件及其制备方法、电子装置。

背景技术

以氮化镓(GaN)与碳化硅(SiC)为代表的第三代宽禁带半导体材料，具有高电子迁移率、大禁带宽度、高电子饱和漂移速率以及耐高压、耐高温等特点，相比传统Si材料更加适合制作功率器件。特别是在以GaN材料为基础的异质结构(以AlGaN/GaN为代表)中，其晶体本身由于具有强的极化效应可以诱导出高密度二维电子气(two-dimensional electrongas，2DEG)(密度大于10¹³cm^-2)，并且在无故意掺杂的电子沟道中，电子迁移率可稳定达到1000cm²V^-1s^-1以上。

制备氮化镓常关型开关器件时，通常在AlGaN/GaN表面再生长一层p型GaN层(p-GaN)。目前GaN增强型器件主要有两类：电压型p-GaN栅(肖特基栅)器件与电流型p-GaN栅(欧姆栅)器件。其中，电流型p-GaN栅器件因为其特殊的驱动方式，对驱动回路的寄生参数不敏感，设计裕量大，使用方便。

但是电流型p-GaN栅器件在高电压开关应用场景，由于高电场和热电子的存在，会导致电子在电场的作用下被电流型p-GaN栅器件中的陷阱缺陷俘获，这种现象称为电子俘获(electron trapping)。当电流型p-GaN栅器件重新打开时，由于被俘获的电子无法快速释放出来，电流型p-GaN栅器件的导通电阻会出现退化的问题。

为了解决俘获电子在开通时无法快速释放的问题，可以在漏极(drain)附近引入p-GaN层。在器件动态开关过程中，漏极一侧的p-GaN层可以产生空穴，以抑制电子的俘获现象，解决动态电阻退化以及长时间运行器件的高温工作寿命等问题。然而，由于栅极区域的AlGaN势垒层在刻蚀p-GaN层时容易受损，导致部分AlGaN势垒层的厚度过薄。当电流型p-GaN栅器件反向导通时，p-GaN层的空穴容易注入AlGaN势垒层。注入的空穴存储在AlGaN势垒层中，且无法移除。而漏极旁的AlGaN势垒层的上方缺乏栅极，使得沟道中的电子无法与AlGaN势垒层中的空穴复合，导致电流型p-GaN栅器件关态特性变差，严重时会出现电流型p-GaN栅器件因被击穿而失效的情况，从而影响电流型p-GaN栅器件的可靠性。

发明内容

本申请实施例提供了一种能够提高可靠性的功率器件及其制备方法、电子装置。

第一方面，本申请提供一种功率器件，包括GaN缓冲层、第一势垒层、第二势垒层、阻挡层、第一p-(Al)GaN部与栅极，所述GaN缓冲层和所述第一势垒层层叠设置，所述第一势垒层设有贯穿所述第一势垒层的第一通孔，所述第二势垒层包括第一部分与第二部分，所述第一部分覆盖于所述第一势垒层背离所述GaN缓冲层的一侧，所述第二部分覆盖于所述第一通孔的底壁与所述第一通孔的侧壁上；所述第二部分于所述第一通孔内呈弯折状且形成沟槽，所述阻挡层包括第三部分与第四部分，所述第三部分覆盖于所述第二势垒层背离所述GaN缓冲层一侧，所述第四部分覆盖所述沟槽的侧壁与沟槽的部分底壁，所述第四部分包括贯通所述第四部分的第二通孔，所述第一p-(Al)GaN部的至少部分收容于所述第二通孔内并与所述第二势垒层的第二部分接触，所述栅极设于所述第一p-(Al)GaN部背离所述阻挡层的一侧。