[发明专利]一种接触孔刻蚀关键尺寸的方法和半导体器件

权利要求书

1.一种接触孔刻蚀关键尺寸的方法，其特征在于,所述方法包括：

步骤一、提供一半导体衬底，在所述半导体衬底上形成浅沟槽隔离区和有源区；

步骤二、在所述有源区上形成多晶硅栅，然后进行组件增强工艺，其中，所述多晶硅栅包括多晶硅、位于所述多晶硅上的多晶硅栅掩模层和第一侧墙；

步骤三、在所述多晶硅栅表面形成硬质掩膜层，然后在所述硬质掩膜层表面回添氧化硅介电层；

步骤四、对所述氧化硅介电层进行化学机械研磨，并停止于所述硬质掩模层；

步骤五、以刻蚀工艺选定无选择性刻蚀方式进行回蚀，并去除所述多晶硅栅；

步骤六、沉积金属栅，并对所述金属栅进行化学机械研磨；

步骤七、对所述金属栅间的所述氧化硅介电层进行回蚀；

步骤八、在经过回蚀的所述氧化硅介电层上沉积第二侧墙；

步骤九，对所述第二侧墙进行部分刻蚀，使得所述第二侧墙与所述金属栅高度相同；

步骤十、回填所述氧化硅介电层，并高于所述金属栅的顶部；

步骤十一、形成接触孔。

2.根据权利要求1所述的方法，其特征在于，所述进行组件增强工艺包括pFET/nFET组件的电性增强工艺。

3.根据权利要求1所述的方法，其特征在于，回填的所述氧化硅介电层高过所述多晶硅栅。

4.根据权利要求1所述的方法，其特征在于，所述硬质掩模层为研磨所述氧化硅介电层的停止层。

5.根据权利要求1所述的方法，其特征在于，所述无选择性刻蚀方式为对所述硬质掩模层、所述氧化硅介电层和所述多晶硅栅掩模层三层之间的无选择性。

6.根据权利要求1所述的方法，其特征在于，所述无选择性蚀刻方式为干法无选择性蚀刻方式。

7.根据权利要求1所述的方法，其特征在于，回蚀所述氧化硅介电层的高度不超过所述金属栅高度的一半。

8.根据权利要求1所述的方法，其特征在于，回蚀所述氧化硅介电层的方式为干刻蚀或者湿法刻蚀方式。

9.根据权利要求1所述的方法，其特征在于，所述第二侧墙相对于接触孔刻蚀的介电质有较低的刻蚀选择比。

10.根据权利要求1所述的方法，其特征在于，所述方法还包括在所述接触孔中填充金属，以形成接触插塞。

11.一种半导体器件，其特征在于，所述半导体器件包括：

金属栅结构，所述金属珊结构包括半导体衬底、金属栅、第一侧墙、硬质掩膜层和氧化硅介电层；

第二侧墙；

接触孔。

12.根据权利要求11所述的半导体器件，其特征在于，所述第二侧墙通过对所述氧化硅介电层进行回蚀，然后在经过回蚀的所述氧化硅介电层上沉积形成，并且对所述第二侧墙进行部分刻蚀，使得所述第二侧墙与所述金属栅高度相同。

13.根据权利要求11所述的半导体器件，其特征在于，回蚀所述氧化硅介电层的高度不超过所述金属栅高度的一半。

14.根据权利要求11所述的半导体器件，其特征在于，所述第二侧墙相对于接触孔刻蚀的介电质有较低的刻蚀选择比。

15.根据权利要求11所述的半导体器件，其特征在于，所述第二侧墙用于调节所述接触孔刻蚀关键尺寸的大小并固定所述接触孔的位置。

16.根据权利要求11所述的半导体器件，其特征在于，所述半导体器件还包括接触插塞。