[发明专利]降低导通电阻的功率晶体管结构

说明书

本发明提供一种降低导通电阻的功率晶体管结构，包括：第一导电类型硅衬底，在第一导电类型硅衬底的上方设有第一导电类型硅外延，在所述第一导电类型硅外延内设有有源区与终端区；在终端区第一导电类型硅外延表面的场氧层的上方设有栅极总线多晶硅，所述栅极总线多晶硅的上方设有绝缘介质层，在终端区所述绝缘介质层的上方设有栅极总线金属，所述栅极总线金属通过绝缘介质层内的第三通孔与栅极总线多晶硅欧姆接触。本申请通过将栅极总线金属安置在终端区，能够提高屏蔽栅沟槽型晶体管有源区内的有效的导电面积，能够降低器件的导通电阻，并提高器件的电流均匀性。

技术领域

本发明涉及一种半导体器件及制造方法，尤其是一种能够提高芯片版图利用率，降低其导通电阻的半导体结构及其制造方法。

背景技术

功率半导体器件是不断发展的功率-电子系统的内在驱动力，尤其在节约能源、动态控制、噪音减少等方面。在过去的三十年里，功率器件取得了飞跃式的发展，特别是功率金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)，为了拓宽其应用领域，满足低功耗需求，必须有效的降低导通损耗，目前中低压功率器件中导通损耗最小的器件是屏蔽栅功率MOSFET。屏蔽栅功率MOSFET在中低压领域应用广泛，需进一步对器件的结构进行优化改进，实现器件导通电阻的进一步降低。

发明内容

本发明的目的对现有的功率晶体管结构的版图结构进行改进，提供一种降低导通电阻的功率晶体管结构及制造方法，使得器件的有效导电的面积得到提升，使得导通电阻下降，该器件制造方法与现有半导体工艺兼容。为实现以上技术目的，本发明实施例采用的技术方案是：

第一方面，本发明实施例提供了一种降低导通电阻的功率晶体管结构，包括：第一导电类型硅衬底，在第一导电类型硅衬底的上方设有第一导电类型硅外延，在所述第一导电类型硅外延内设有有源区与终端区，所述有源区内的第一导电类型硅外延的表面设有第二导电类型体区，在所述第二导电类型体区的表面设有第一导电类型源区，在所述第一导电类型源区表面设有互相平行的有源区沟槽，所述有源区沟槽的底部穿透第一导电类型源区与第二导电类型体区后进入第一导电类型硅外延内，在所述有源区沟槽侧壁与底部设有由绝缘介质构成的场氧层，有源区内的沟槽中的场氧层包裹着导电多晶硅，所述导电多晶硅的顶部的两侧设有栅极导电多晶硅，所述栅极导电多晶硅通过由绝缘介质构成的栅氧层与导电多晶硅、第一导电类型源区、第二导电类型体区、第一导电类型硅外延绝缘，在所述有源区沟槽与第一导电类型源区的上方设有绝缘介质层，在有源区内的所述绝缘介质层的上方设有源极金属，所述源极金属通过所述绝缘介质层内的第一通孔与第二导电类型体区、第一导电类型源区欧姆接触，通过第二通孔与导电多晶硅欧姆接触；

终端区包括包围有源区的至少一根外围沟槽以及所述外围沟槽外侧的区域，所述外围沟槽侧壁与底部设有由绝缘介质构成的场氧层，外围沟槽中的场氧层包裹着导电多晶硅，所述外围沟槽内的导电多晶硅通过第二通孔与源极金属欧姆接触，在外围沟槽远离有源区的一侧的第一导电类型硅外延的表面设有场氧层，在终端区第一导电类型硅外延表面的场氧层的上方设有栅极总线多晶硅，所述栅极总线多晶硅的上方设有绝缘介质层，在终端区内的所述绝缘介质层的上方设有栅极总线金属，所述栅极总线金属通过绝缘介质层内的第三通孔与栅极总线多晶硅欧姆接触。

进一步地，终端区包括包围有源区的数根外围沟槽，相邻的外围沟槽之间的硅外延浮空设置。

进一步地，所述外围沟槽与相邻的有源区沟槽是互相垂直时，与栅极总线多晶硅电连接的导电多晶硅桥沿着有源区沟槽延伸的方向跨越外围沟槽延伸至有源区沟槽的正上方，且与有源区沟槽内的栅极导电多晶硅电连接，且与有源区沟槽内的导电多晶硅互相绝缘；

所述导电多晶硅桥的宽度不超过有源区沟槽的沟槽宽度。

进一步地，对于N型功率晶体管器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型功率晶体管器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。