[发明专利]一种提高双扩散漏器件击穿电压的方法在审

申请号：	202110685154.9	申请日：	2021-06-21
公开（公告）号：	CN113506743A	公开（公告）日：	2021-10-15
发明（设计）人：	汪雪娇;石晶;徐翠芹;刘巍	申请（专利权）人：	上海华力集成电路制造有限公司
主分类号：	H01L21/336	分类号：	H01L21/336;H01L29/78
代理公司：	上海浦一知识产权代理有限公司 31211	代理人：	戴广志
地址：	201203 上海市浦***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种提高扩散器件击穿电压方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明提供一种提高双扩散漏器件击穿电压的方法，晶圆设有P型衬底，在P型衬底上形成N阱；在N阱上形成IO阱；在IO阱的两侧分别形成第一、第二LDD区；在IO阱的上表面形成多晶硅结构；第一、第二LDD区的一部分位于多晶硅结构两侧的下方；在多晶硅结构的侧壁形成侧墙；在多晶硅结构侧壁的侧墙以外的第一、第二LDD区分别形成源漏区；其中源漏区中的源区在横向与其临近的侧墙之间无间隔；源漏区中的漏区在横向与其临近的侧墙之间相互间隔有屏蔽区；在LDD区的屏蔽区的上表面形成SAB区；在SAB区以外的晶圆表面形成NiSi层。本发明提出的新型非对称DDDMOS结构，可以在不增加任何工艺成本的情况下，提高DDDMOS的横向穿通电压，从而更广泛应用于高压或高功率器件。

技术领域

本发明涉及半导体技术领域，特别是涉及一种提高双扩散漏器件击穿电压的方法。

背景技术

高压双扩散漏器件DDDMOS(Drift Drain MOSFET)以其优良的抗压性能被广泛应用于电源管理、输入输出接口、LCD驱动等电路中。DDDMOS器件是利用双扩散技术，在高掺杂源漏区下方，形成浓度较小、结深较大的深扩散结。其传统版图设计图和结构示意图如图1a和图1b所示，主要结构包括：与CMOS工艺兼容形成的浅沟槽隔离区、金属栅极、栅氧化层、隔离侧墙、源漏和源漏浅掺杂区域。随着高压器件和高功率器件的广泛应用，对DDDMOS的击穿电压要求越来越高，因此，如何有效提高器件的击穿电压是本发明需要解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提高双扩散漏器件击穿电压的方法，用于解决现有技术中高压双扩散漏器件出现击穿电压低的问题。

为实现上述目的及其他相关目的，本发明提供一种提高双扩散漏器件击穿电压的方法，至少包括：步骤一、提供晶圆，所述晶圆设有P型衬底，在所述P型衬底上形成N阱；

步骤二、在所述N阱上形成IO阱；

步骤三、在所述IO阱的两侧分别形成第一、第二LDD区；

步骤四、在所述IO阱的上表面形成多晶硅结构；所述第一、第二LDD区的一部分位于所述多晶硅结构两侧的下方；

步骤五、在所述多晶硅结构的侧壁形成侧墙；

步骤六、在所述多晶硅结构侧壁的侧墙以外的所述第一、第二LDD区分别形成源漏区；其中所述源漏区中的源区在横向与其临近的所述侧墙之间无间隔；所述源漏区中的漏区在横向与其临近的所述侧墙之间相互间隔有屏蔽区；

步骤七、在所述LDD区的所述屏蔽区的上表面形成SAB区；

步骤八、在所述SAB区以外的所述晶圆表面形成NiSi层。

优选地，步骤一中的所述N阱为深N阱或高压N阱。

优选地，步骤六中的所述阻挡区的形成是通过在所述源漏区形成过程中的光罩上定义出所述屏蔽区，之后利用所述源漏区的光罩进行光刻和离子注入形成所述源漏区，其中形成的所述漏区与其临近的所述侧墙之间的所述屏蔽区中不进行离子注入。