[发明专利]一种基于全自旋逻辑的物理不可克隆函数硬件电路及实现方法

说明书

本发明涉及一种基于全自旋逻辑的物理不可克隆函数硬件电路及方法，利用自旋转移矩磁性元胞构建全自旋电路，由线性反馈移位寄存器生成一组内部挑战向量，输入到扫描触发器中，选取扫描触发器后面的逻辑门作为被测试逻辑门，该逻辑门写入延迟作为电路不可克隆的内部特征。在固定的写入时间内，获取被测试逻辑门的输出电流，若输出电流大于阈值，则输出响应比特‘一’，反之输出相应比特‘零’，多个响应比特位串行输出，形成全自旋电路不可克隆的响应比特串。本发明提出一种自动回写方案，提升响应比特输出的可靠性。同时，一种掩码电路用来改进响应比特串的独特性，保障基于全自旋电路的存算一体系统长期安全稳定运行。

技术领域

本发明涉及一种基于全自旋逻辑的物理不可克隆硬件电路及方法，属于自旋转移矩磁存储器安全应用技术领域。

背景技术

在大数据和神经网络计算中，随着主存性能与处理器性能之间的差距的日益扩大，突破“存储墙”问题成为了提升处理器性能和降低功耗的关键。静态随机存储器作为高速缓冲存储器，由于其漏电功耗随着半导体特征尺寸的减小而急剧增大，成为了存储器发展的瓶颈。目前，解决存储墙有效途径之一就是将非易失性存储器和存储计算结合起来，存储器通过后道工艺直接集成到运算电路上，减小互连延迟，探索新型存内计算技术来提升主存性能具有十分重要的意义。

STT-mCell作为一种新型的自旋电子器件，如图1所示，具有非易失性、高读写速度，高密度等特性，应用在存内计算(Computing-In-Memory,CIM)系统中。利用STT-mCell存算一体化技术，实现全自旋电路，极大解决了CMOS集成电路和处理器面临的瓶颈。然而，由于其非易失性和时钟门控性，保证基于STT-mCell全自旋计算系统的硬件安全性成为挑战。

近年来，为了安全的保存计算系统中的加密信息，物理不可克隆函数(PhysicalUnclonable Function,PUF)引起了人们广泛的关注。PUF可以防止第三方制造商对电路进行克隆，同时是加强数据隐私和保证加密信息访问许可的有效技术，它从一组难以模拟或预测的挑战中获取电路内部的制造工艺偏差，以产生电路的一串特有响应(签名/认证密钥)。电学PUF一般基于电路传输路径延迟差异或电阻值差异。在过去的数年，人们提出了许多基于CMOS的PUF设计来提高电路的安全性，如仲裁器PUF，环形振荡器PUF等。然而，传统的PUF需要额外独立的PUF模块，且不能在一个周期内产生多个响应位，导致显著的面积开销和功耗。为提升PUF响应的独特性、可靠性、安全性，减小PUF电路面积开销，一些高能效的PUF设计已被提出，但是由于STT-mCell具有独特的时钟门控访问和逻辑切换机制，传统的PUF并不能直接应用于全自旋电路。

目前物理不可克隆的硬件电路设计方法主要有：

专利申请号201410566735.0，名称“一种基于物理不可克隆函数的RFID安全认证方法”，利用物理不可克隆函数实现标签信息的不克隆性，采用轻量级的密码学算子进行身份认证，提高了标签数据的防篡改性，但是整个方案复杂度较高，数据库存储量需求较大，且部分数据未利用，很难保护核心的关键信息。

ACM/EDAC/IEEE Design Automation Conference，“RESP:A robust physicalunclonable function retrofitted into embedded SRAM array”，2013，利用静态随机存储器写入失败效应产生随机响应，通过调节电源电压来增加PUF响应比特的唯一性。但是如果对手知道外部电源调节方式，就可以利用所获得的信息来预测响应比特串，降低了PUF的安全性。

专利申请号201310304948.1，名称“一种基于RFID和物理不可克隆函数的防伪方法”，提出了一种抗克隆能力较强的PUF设计方法，可以抵御多种的攻击，基本满足安全认证的要求，但是并且SHA-1算法过时，计算代价和计算复杂度偏大。