[发明专利]功率半导体器件

说明书

本发明提供了一种功率半导体器件，包括：覆金属绝缘陶瓷衬底，上层和下层分别为第一导电金属层和第二导电金属层，中间层为陶瓷层，第一导电金属层上设置有上桥臂单元和下桥臂单元；多个SiC MOSFET芯片，焊接在第一导电金属层，其中，上桥臂单元上配置的SiC MOSFET芯片的数量与下桥臂单元上配置的SiC MOSFET芯片的数量相同；第一功率金属箔片，内部设置有第一信号金属箔片，下桥臂单元上配置的SiC MOSFET芯片的栅极信号的第一金属线均汇集在第一信号金属箔片内，并且紧密排布；第二功率金属箔片，内部设置有第二信号金属箔片，上桥臂单元上配置的SiC MOSFET芯片的栅极信号的第二金属线均汇集在第二信号金属箔片内，并且紧密排布。由此，能够使得内部驱动回路杂散参数一致。

技术领域

本发明涉及半导体技术领域，具体涉及一种功率半导体器件。

背景技术

目前，功率半导体器件由于受到封装能力和单芯片功率低等多因素影响，往往采用多芯片并联的方式来提升整个器件的功率输出。

相关技术中，由于芯片与芯片之间的差异，并且受桥臂单元的布局(尤其是内部驱动电路布局)的影响，导致每个芯片的响应时间存在差异，从而导致内部驱动回路杂散参数不一致。

发明内容

本发明为解决上述技术问题，提供了一种功率半导体器件，通过将承载驱动信号的功率金属箔片设置在覆金属绝缘陶瓷衬底的中心位置，并且保证并联的芯片在空间排布上呈轴对称，连接芯片栅极的金属线在信号金属箔片上集中分布，使得各芯片被导通的时间相同，均衡各芯片上的功率电流，从而使得内部驱动回路杂散参数一致。

本发明采用的技术方案如下：

一种功率半导体器件，包括：多个SiC MOSFET芯片、覆金属绝缘陶瓷衬底以及设置在所述覆金属绝缘陶瓷衬底中心处的第一功率金属箔片和第二功率金属箔片；其中，所述覆金属绝缘陶瓷衬底的上层和下层分别为第一导电金属层和第二导电金属层，中间层为陶瓷层，所述第一导电金属层上设置有上桥臂单元和下桥臂单元；所述多个SiC MOSFET芯片焊接在所述第一导电金属层，其中，所述上桥臂单元上配置的SiC MOSFET芯片的数量与所述下桥臂单元上配置的SiC MOSFET芯片的数量相同；所述第一功率金属箔片内部设置有第一信号金属箔片，所述下桥臂单元上配置的SiC MOSFET芯片的栅极信号的第一金属线均汇集在所述第一信号金属箔片内，并且紧密排布；所述第二功率金属箔片内部设置有第二信号金属箔片，所述上桥臂单元上配置的SiC MOSFET芯片的栅极信号的第二金属线均汇集在所述第二信号金属箔片内，并且紧密排布。

所述覆金属绝缘陶瓷衬底呈矩形，且所述覆金属绝缘陶瓷衬底的四角均进行倒角处理。

所述功率半导体器件还包括功率端子，其中，所述第一功率金属箔片在靠近所述覆金属绝缘陶瓷衬底边缘的长边设置有第一功率端子超声焊接区域；所述第二功率金属箔片在靠近所述覆金属绝缘陶瓷衬底边缘的长边设置有第二功率端子超声焊接区域，并且所述第二功率金属箔片在靠近所述第一功率金属箔片处设置有装载所述下桥臂单元上配置的SiC MOSFET芯片的焊接区。

所述功率半导体器件还包括信号端子，其中，所述第一功率金属箔片内部还设置有第三信号金属箔片，其中，所述第三信号金属箔片围绕在所述第一信号金属箔片周边，所述第一信号金属箔片和所述第三信号金属箔片上均设置有第一信号端子焊接区和第一金属线超声键合区，所述第三信号金属箔片通过第三金属线与所述下桥臂单元上配置的SiCMOSFET芯片的源极相连，形成Kelvins连接。