[发明专利]功率半导体装置

说明书

本发明提供的一种功率半导体装置，其包含N型半导体层、P型井区、N型重掺杂区、绝缘层与闸极层。P型井区设于N型半导体层中，P型井区围绕N型半导体层的C字形N型区域。N型重掺杂区设于P型井区中，N型重掺杂区围绕C字形N型区域。绝缘层设于N型半导体层上，并覆盖部分的P型井区、部分的N型重掺杂区与C字形N型区域。闸极层设于绝缘层上，闸极层的形状与C字形N型区域相同。本发明通过增加电流通过的截面积与闸极层的周长，以降低热能产生机率。

技术领域

本发明涉及一种半导体装置，特别是涉及一种功率半导体装置。

背景技术

半导体与半导体相关产业已经发展成一个精练成熟、高度富有发明性且高效率产出的产业，许多前端的制程与设备加上光学微影的搭配，已经成功地被用来制造电子元件与集成电路。然而，热却成了不可避免的议题，它会通过欧姆热的生成，以造成电性的损伤，诸如在元件或追寻低成本通讯集成电路(IC)在速率上的要求，或是功率元件，都可以见到此种现象。一般热基本上是由于碰撞所造成的磨擦所产生，故随处可见。不幸地，它是能源消耗的主要元凶，却又受制于低于40％左右可回收的效率。与其将所产出的热导出，还不如致力于降低产生热的几率。电热的产生是由导电的电流载体与导电材质内部晶格的碰撞而产生的摩擦所造成。

图1为现有技术的功率半导体装置的结构俯视图，图2为图1沿A-A’线的结构剖视图，请参阅图1与图2。在现有技术中，功率半导体装置1包含一N型基板10、一P型井区12、一N型重掺杂区14、一绝缘层16与一闸极层18。P型井区12设于N型基板10中，并围绕N型基板10的一N型区域19，N型重掺杂区14设于P型井区12中，并同样围绕N型区域19。绝缘层16设于P型井区12、N型重掺杂区14与N型区域19上，且闸极层18设于绝缘层16上。当N型基板10施加正电压，且N型重掺杂区14接地时，电流从N型基板10依序经过N型区域19与P型井区12往N型重掺杂区14流动。假设P型井区12的外围呈边长为14微米的正方形，闸极层18呈边长为10微米的正方形，N型区域19呈边长为2微米的正方形。由于闸极层18的外周长与N型区域19的截面积两者与热产生机率呈正相关，假设功率半导体装置1的截面积视为14微米×14微米，闸极层18的外周长为10×4微米，N型区域19的截面积为2²平方微米。因此，功率半导体装置1的每单位面积电流通过的周长为10×4/14²＝0.2041(微米^-1)，功率半导体装置1的每单位面积电流通过的截面积为2²/14²＝0.020408。将0.2041×0.020408＝0.004165，由于0.004165过低，表示功率半导体装置1容易产生热能。

因此，本发明针对上述的困扰，提出一种功率半导体装置，以解决上述所产生的技术问题。

发明内容

本发明提供一种功率半导体装置，可以降低热能产生的机率。

本发明提供一种功率半导体装置，其包含N型半导体层、P型井区、N型重掺杂区、绝缘层与闸极层。P型井区设于N型半导体层中，其中P型井区围绕N型半导体层的C字形N型区域。N型重掺杂区设于P型井区中，N型重掺杂区围绕C字形N型区域。绝缘层设于N型半导体层上，并覆盖部分的P型井区、部分的N型重掺杂区与全部C字形N型区域。闸极层设于绝缘层上，闸极层的形状与C字形N型区域相同。

可选地，N型半导体层为N型轻掺杂基板。

可选地，功率半导体装置还包含重掺杂半导体层，设于N型半导体层的底部。

可选地，P型井区的外侧壁与N型重掺杂区的外侧壁相隔。

可选地，闸极层与C字形N型区域的每一者具有互相连通的第一凹入部与第二凹入部，第一凹入部的宽度不同于第二凹入部的宽度。

可选地，第一凹入部具有固定宽度，第二凹入部具有渐变宽度。