[发明专利]一种功率芯片的制备方法以及功率芯片

说明书

本发明提供一种功率芯片制备方法以及功率芯片，在N‑漂移层(1)正面形成N型截止环(41)；按照不同掺杂浓度在N‑漂移层(1)正面形成过渡区(3)和P型耐压环(42)；在N‑漂移层(1)正面形成有源区(2)；过渡区(3)靠近有源区(2)的掺杂浓度大于靠近P型耐压环(42)的掺杂浓度，且过渡区(3)靠近有源区(2)的掺杂深度大于靠近P型耐压环(42)的掺杂深度，本发明通过不同的掺杂浓度在N‑漂移层(1)正面形成渐变掺杂的过渡区(3)，有利于改善过渡区的电场分布，可有效降低电场强度，同时降低了IGBT关断时过渡区的空穴电流密度，防止该区域发生热烧毁，提高了过流关断能力，提高了IGBT功率芯片的坚固性。

技术领域

本发明涉及半导体器件技术领域，具体涉及一种功率芯片的制备方法以及功率芯片。

背景技术

诸如金属-氧化物半导体场效应晶体管(Metal Oxide Semiconductor，MOSFET)或绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)等功率芯片中，最外面元胞处有一段类似扩散保护环的过渡区结构，即过渡区结构为位于功率芯片有源区和终端区之间的一段区域；也称为主结。

在感性负载大电流关断情况下，IGBT功率芯片容易在过渡区烧毁。主要原因为在关断瞬态过程中，整个IGBT功率芯片内部存在电流、电场及热分布不均匀；尤其在过渡区容易形成电场集中，空穴电流集中，发生闩锁，导致过渡区局部过热而烧毁。

现有技术中IGBT功率芯片制备过程中P+集电层通常采用不同掺杂，有源区对应的IGBT功率芯片的P+集电层采用正常的P掺杂，而过渡区、终端区对应的IGBT功率芯片P+集电层采用较轻的P掺杂，以降低过渡区和终端区的空穴数量，从而减小大电流关断时时过渡区的电场峰值和电流密度。该方法虽然提高了大电流关断能力，但需要采用背面光刻工艺以实现P+集电层不同掺杂，工艺复杂。

发明内容

为了克服上述现有技术中工艺复杂的不足，本发明提供一种功率芯片的制备方法，包括：

在N-漂移层(1)正面形成N型截止环(41)；

按照不同掺杂浓度在N-漂移层(1)正面形成过渡区(3)和P型耐压环(42)；

在N-漂移层(1)正面形成有源区(2)；

其中，所述过渡区(3)靠近有源区(2)的掺杂浓度大于靠近P型耐压环(42)的掺杂浓度，且所述过渡区(3)靠近有源区(2)的掺杂深度大于靠近P型耐压环(42)的掺杂深度。

所述过渡区(3)靠近有源区(2)的掺杂浓度为1E14/cm2-1E16/cm²，所述过渡区(3)靠近有源区(2)的掺杂深度为5μm-10μm；

所述过渡区(3)靠近P型耐压环(42)的掺杂浓度为1E12/cm2-1E13/cm2，所述过渡区(3)靠近P型耐压环(42)的掺杂深度为0μm-3μm。

所述按照不同的掺杂浓度在N-漂移层(1)正面形成过渡区(3)和P型耐压环(42)，包括：

依次通过光刻工艺、离子注入工艺和推结工艺，按照不同掺杂浓度在N-漂移层(1)正面形成过渡区(3)和P型耐压环(42)。

所述在N-漂移层(1)正面形成N型截止环(41)，包括：

依次采用光刻工艺、离子注入工艺和推结工艺在N-漂移层(1)正面边缘位置形成N型截止环(41)。

所述在N-漂移层(1)正面形成有源区(2)，包括：

在N-漂移层(1)正面形成多个沟槽栅；

采用离子注入工艺在相邻沟槽栅之间且N-漂移层(1)正面形成P阱区(7)和N+区(8)。