[发明专利]一种功率芯片的制备方法以及功率芯片

权利要求书

1.一种功率芯片的制备方法，其特征在于，包括：

在N-漂移层(1)正面形成N型截止环(41)；

按照不同掺杂浓度在N-漂移层(1)正面形成过渡区(3)和P型耐压环(42)；

在N-漂移层(1)正面形成有源区(2)；

其中，所述过渡区(3)靠近有源区(2)的掺杂浓度大于靠近P型耐压环(42)的掺杂浓度，且所述过渡区(3)靠近有源区(2)的掺杂深度大于靠近P型耐压环(42)的掺杂深度。

2.根据权利要求1所述的功率芯片的制备方法，其特征在于，所述过渡区(3)靠近有源区(2)的掺杂浓度为1E14/cm2-1E16/cm²，所述过渡区(3)靠近有源区(2)的掺杂深度为5μm-10μm；

所述过渡区(3)靠近P型耐压环(42)的掺杂浓度为1E12/cm2-1E13/cm2，所述过渡区(3)靠近P型耐压环(42)的掺杂深度为0μm-3μm。

3.根据权利要求1所述的功率芯片的制备方法，其特征在于，所述按照不同掺杂浓度在N-漂移层(1)正面形成过渡区(3)和P型耐压环(42)，包括：

依次通过光刻工艺、离子注入工艺和推结工艺，按照不同掺杂浓度在N-漂移层(1)正面形成过渡区(3)和P型耐压环(42)。

4.根据权利要求1所述的功率芯片的制备方法，其特征在于，所述在N-漂移层(1)正面形成N型截止环(41)，包括：

依次采用光刻工艺、离子注入工艺和推结工艺在N-漂移层(1)正面边缘位置形成N型截止环(41)。

5.根据权利要求1所述的功率芯片的制备方法，其特征在于，所述在N-漂移层(1)正面形成有源区(2)，包括：

在N-漂移层(1)正面形成多个沟槽栅；

采用离子注入工艺在相邻沟槽栅之间且N-漂移层(1)正面形成P阱区(7)和N+区(8)。

6.根据权利要求5所述的功率芯片的制备方法，其特征在于，所述在N-漂移层(1)正面形成多个沟槽栅，包括：

采用刻蚀工艺在N-漂移层(1)正面形成沟槽；

采用氧化工艺在沟槽内壁和N-漂移层(1)正面形成栅氧化层(61)；

采用淀积工艺和刻蚀工艺在栅氧化层(61)正面形成栅极(62)。

7.根据权利要求5所述的功率芯片的制备方法，其特征在于，所述采用离子注入工艺在相邻沟槽栅之间且N-漂移层(1)正面形成P阱区(7)和N+区(8)，包括：

依次通过离子注入工艺和推结工艺在相邻沟槽栅之间且N-漂移层(1)正面形成P阱区(7)；

依次通过离子注入工艺和激活工艺在相邻沟槽栅之间且P阱区(7)正面形成N+区(8)。

8.根据权利要求7所述的功率芯片的制备方法，其特征在于，所述在N-漂移层(1)正面形成有源区(2)之后，包括：

在有源区(2)正面形成接触孔，并通过接触孔在有源区(2)正面形成发射极(5)；

在N-漂移层(1)背面形成P+集电层(11)和集电极(12)。

9.根据权利要求8所述的功率芯片的制备方法，其特征在于，所述在有源区(2)正面形成接触孔，并通过接触孔在有源区(2)正面形成发射极(5)，包括：

采用淀积工艺在有源区(2)、过渡区(3)、P型耐压环(42)和N型截止环(41)正面形成隔离氧化层(10)；

依次采用光刻工艺和刻蚀工艺在隔离氧化层(10)正面形成接触孔；

采用离子注入工艺在接触孔内部形成P+区(9)；

采用淀积工艺、光刻工艺、刻蚀工艺和合金化工艺，通过接触孔在P+区(9)和N+区(8)正面形成发射极(5)。