[发明专利]一种低栅电荷的功率MOS器件及其制造方法有效
申请号: | 202010352084.0 | 申请日: | 2020-04-28 |
公开(公告)号: | CN111524976B | 公开(公告)日: | 2021-08-17 |
发明(设计)人: | 乔明;王正康;董仕达;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423;H01L21/336 |
代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 敖欢 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 电荷 功率 mos 器件 及其 制造 方法 | ||
1.一种低栅电荷的功率MOS器件,其特征在于:包括衬底(10),衬底(10)上表面有外延层(11),外延层(11)中有控制栅槽(12),控制栅槽(12)中包含控制栅电极(15)、分离栅电极(14),控制栅电极(15)位于控制栅槽(12)的上半部分且位于分离栅电极(14)的上方,控制栅电极(15)为M型,M型包含左右两侧的垂直段以及连接在两个垂直段中间的一个圆弧段,垂直段与栅介质(100)接触,控制栅电极(15)和分离栅电极(14)通过槽内介质(13)隔开,控制栅电极(15)通过栅介质(100)与外延层(11)中的阱区(16)隔开;分离栅电极(14)位于控制栅槽(12)的下半部分,分离栅电极(14)通过槽内介质(13)与外延层(11)隔开,阱区(16)内包含阱区电极(17),阱区(16)上部为源区(18),源区(18)与阱区电极(17)通过金属相连并引出电极;
所述器件的制造方法包括如下步骤:
1)在外延层上形成一系列的槽;
2)通过热氧化或者淀积二氧化硅在槽内形成介质层;
3)在槽内淀积多晶硅并回刻形成分离栅电极;
4)采用各向同性刻蚀,刻蚀槽内的介质层;
5)在槽内淀积低介电常数材料并回刻;
6)在槽内侧壁生长栅介质;
7)在器件表面淀积多晶硅,使槽内的多晶硅为U型;
8)采用各向异性刻蚀,只保留槽内侧壁多晶硅;
9)淀积二氧化硅,并采用各向同性刻蚀进行回刻,使栅介质不被完全刻蚀;
10)淀积多晶硅并采用各向异性刻蚀,形成M型控制栅电极;
11)离子注入形成阱区和源区、淀积介质层、刻蚀介质层和硅层并离子注入形成阱区电极、引出电极。
2.根据权利要求1所述的一种低栅电荷的功率MOS器件,其特征在于:通过低介电常数材料(131)将控制栅电极(15)和分离栅电极(14)隔开。
3.根据权利要求1所述的一种低栅电荷的功率MOS器件,其特征在于:控制栅槽下半部分介质材料使用低介电常数材料(131)。
4.根据权利要求2或3所述的一种低栅电荷的功率MOS器件,其特征在于:低介电常数材料的介电常数低于3.9。
5.根据权利要求1所述的一种低栅电荷的功率MOS器件,其特征在于:器件漂移区中设置交替分布的N条和P条。
6.根据权利要求1所述的一种低栅电荷的功率MOS器件,其特征在于:器件分离栅电极(14)为阶梯型。
7.权利要求2所述的一种低栅电荷的功率MOS器件的制造方法,其特征在于包括如下步骤:
1)在外延层上形成一系列的槽;
2)通过热氧化或者淀积二氧化硅在槽内形成介质层;
3)在槽内淀积多晶硅并回刻形成分离栅电极;
4)采用各向同性刻蚀,刻蚀槽内的介质层;
5)在槽内淀积低介电常数材料并回刻;
6)在槽内侧壁生长栅介质;
7)在器件表面淀积多晶硅,使槽内的多晶硅为U型;
8)采用各向异性刻蚀,只保留槽内侧壁多晶硅;
9)淀积二氧化硅,并采用各向同性刻蚀进行回刻,使栅介质不被完全刻蚀;
10)淀积多晶硅并采用各向异性刻蚀,形成M型控制栅电极;
11)离子注入形成阱区和源区、淀积介质层、刻蚀介质层和硅层并离子注入形成阱区电极、引出电极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010352084.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:视频数据的存储方法、装置、系统及设备
- 下一篇:一种市政淤泥回收装置
- 同类专利
- 专利分类