[发明专利]一种垂直型硅基氮化镓功率器件减薄方法

说明书

本发明公开了一种垂直型硅基氮化镓功率器件减薄方法，涉及半导体技术领域，该方法在减薄过程中依次经过第一次研磨减薄、第一次背面腐蚀、第二次研磨减薄、快速热退火、第三次研磨减薄荷第二次背面腐蚀，该方法将传统的背面机械研磨分为三次完成，三次研磨减薄采用不同粗糙度的研磨轮以及不同减薄厚度的组合，既能保证减薄速率，又降低了应力，使垂直型硅基氮化镓功率器件不会在减薄过程中碎片，三次研磨减薄过程之间创新的通过背面腐蚀和快速退火降低应力，极大地提升了垂直型硅基氮化镓功率器件的成品率。

技术领域

本发明涉及半导体技术领域，尤其是一种垂直型硅基氮化镓功率器件减薄方法。

背景技术

氮化镓基半导体器件相对于其在功率半导体器件领域的竞争对手(包括第一代半导体材料硅、第二代半导体批料GaAs及同属于第三代宽禁带半导体材料的碳化硅)在不同的应用领域均具有明显的优势。在功率半导体器件市场,氮化镓基功率半导体器件具有高的介电性能、高的工作环境温度、高的电流密度、高的开关速度等在现代半导体器件最终极为重要的关键优势。

通常使用金属有机化学气相沉积(MOCVD)法制备氮化镓(GaN)，GaN材料需要在异质结衬底上外延生长，常见的衬底有蓝宝石、碳化硅，然而，这些衬底由于成本高而不易产业化。硅晶片的尺寸可用性、电导率和导热性使其成为GaN功率器件材料最理想的衬底，然而Si与GaN层晶格失配大，为了实现高质量的Si/GaN，需要克服由较大的晶格常数失配(16.9％)和热膨胀系数差异(57％)引起的问题，这些又导致生产出来的Si/GaN质量低下，应力很大，在生长过程中，随着生长温度的变化，生长的GaN层表面会出现裂纹，在器件制造过程中，应力也容易造成裂片。

目前100V-600V的氮化镓基器件通常采用平面结构，600V以上的氮化镓基器件通常采用垂直结构。对于垂直型功率器件来说，有两个极为重要的参数,一个是导通电阻,另一个是击穿电压，对应用而言希望导通电阻尽可能的小，而击穿电压越高越好。垂直型功率器件为了承受高电压，需要采用很厚的低掺杂外延层。通过增加外延层厚度或减小外延层的掺杂浓度，可以提高击穿电压，但这样做的同时却提高了导通电阻，不利于降低器件导通时的功率损耗。由此可见，很难对这两个参数同时进行优化。目前的直流/直流转换效率一般在80％～90％的范围，有近一半的功耗损失产生在功率场器件上，这些由器件功耗损失的一部分原因在于导通电阻转换成为焦耳热，导致器件升温。如何尽可能地降低导通电阻和提高器件的散热性能是功率场效应晶体管供应商提高竞争力的关键技术手段。目前采用的解决方法之一就是研磨减薄，硅基氮化镓功率器件的功能有效区域的厚度一般为5至100um，但这个厚度实际上只占用了整个晶圆厚度的一小部分，其余厚度的衬底只是为了保证硅基氮化镓在制造、测试、封装和运送的过程中有足够的强度。在硅基氮化镓片上的器件正面结构制作完成后，需要对硅基氮化镓进行背面减薄，使其达到所需的厚度。

目前硅基氮化镓都是采用普通硅基器件的减薄方法，其减薄流程图如图1所示，由于硅基氮化镓是异质外延，未减薄前的应力就远大于硅基器件，采用现有硅基器件的减薄方法有以下几点不足：

1、硅基氮化镓是异质外延，未减薄前的应力就远大于硅基器件，采用现有硅基器件的减薄方法，晶片强度下降，导致工艺过程中碎片率升高，提高了器件的制造成本，同时限制了硅片的最小厚度影响了器件的性能。

2、为了降低硅基氮化镓减薄后的碎片率，可以在工艺过程中选用粗糙度低的研磨轮，但是减薄速率大幅下降，增大了器件制造成本。同时糙度低的研磨轮减薄后的硅基氮化镓背面非常平滑，增大了后部金属淀积的工艺难度。

发明内容

本发明人针对上述问题及技术需求，提出了一种垂直型硅基氮化镓功率器件减薄方法，本发明的技术方案如下：

一种垂直型硅基氮化镓功率器件减薄方法，该方法包括：

对完成正面结构制造的垂直型硅基氮化镓功率器件的正面结构进行保护；