[实用新型]一种大尺寸芯片4D封装的堆叠结构

说明书

本实用新型涉及一种大尺寸芯片4D封装的堆叠结构，包含基板以及由下到上依次堆叠在基板上的第一层芯片、第二层芯片、第三层芯片和第四层芯片；其中一、二、四层芯片采用普通粘片膜DAF，三层芯片采用可流动膜FOW，其中一、二层芯片错开堆叠，二、三层芯片采用wire in DAF技术垂直堆叠，三、四层芯片朝另一边错开堆叠；在芯片尺寸较大的情况下，仍能进行四颗芯片的堆叠封装；在不改变封装尺寸的同时，通过采用新的堆叠结构，有效增加了芯片封装密度从而提高芯片的存储密度。

技术领域

本实用新型涉及一种大尺寸芯片4D封装的堆叠结构，属于集成电路封装技术领域。

背景技术

对于4D芯片的封装，业界普遍采用阶梯状堆叠结构，4颗芯片均采用普通DAF粘片膜，依次错开层叠。

此种技术结构简单，只需普通的粘片膜，die bond可一次性操作，但是由于阶梯状结构占用了一部分横向空间，对于封装的尺寸要求更大，而现在半导体芯片特别是存储类芯片正向着小型化发展，此种结构不能满足更小的封装尺寸需求。

实用新型内容

本实用新型目的是为了克服现有技术的不足而提供一种大尺寸芯片4D封装的堆叠结构。

为达到上述目的，本实用新型采用的技术方案是：一种大尺寸芯片4D封装的堆叠结构，包含基板以及由下到上依次堆叠在基板上的第一层芯片、第二层芯片、第三层芯片和第四层芯片；所述第一层芯片通过粘片膜设置在基板的上表面，第二层芯片通过粘片膜正向错位堆叠在第一层芯片的上表面，第三层芯片通过可流动膜堆叠在第二层芯片的上表面，并与第二层芯片对齐，第四层芯片通过粘片膜反向错位堆叠在第三层芯片的上表面。

优选的，各层芯片均在错位的伸出侧设置键合金线，第二层芯片的金线引脚设置在可流动膜中。

由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：

本方案在一、二、四层芯片采用普通粘片膜DAF，三层芯片采用可流动膜FOW，其中一、二层芯片错开堆叠，二、三层芯片采用wire in DAF技术垂直堆叠，三、四层芯片朝另一边错开堆叠；在芯片尺寸较大的情况下，仍能进行四颗芯片的堆叠封装；在不改变封装尺寸的同时，通过采用新的堆叠结构，有效增加了芯片封装密度从而提高芯片的存储密度。

附图说明

下面结合附图对本实用新型技术方案作进一步说明：

附图1为本实用新型所述的一种大尺寸芯片4D封装的堆叠结构的示意图。

具体实施方式

下面结合附图及具体实施例对本实用新型作进一步的详细说明。

如图1所示，本实用新型所述的一种大尺寸芯片4D封装的堆叠结构，包含基板5以及由下到上依次堆叠在基板5上的第一层芯片1、第二层芯片2、第三层芯片3和第四层芯片4；所述第一层芯片1通过粘片膜6设置在基板5的上表面，第二层芯片2通过粘片膜6正向错位堆叠在第一层芯片1的上表面，第三层芯片3通过可流动膜7堆叠在第二层芯片2的上表面，并与第二层芯片2对齐，第四层芯片4通过粘片膜6反向错位堆叠在第三层芯片3的上表面；各层芯片均在错位的伸出侧设置键合金线，第二层芯片2的金线引脚设置在可流动膜7中。

四层芯片的堆叠工艺过程如下：

步骤1：存储芯片一，二层贴片，烘烤；

在贴片机台上作业，通过预设的程序，将存储芯片的第一层和第二层依次从普通的粘片膜DAF上转移贴附在承载的基板上；然后放入烘箱烘烤，使DAF膜固化。

步骤2：第一，二层芯片焊线；

将已经贴好的一，二层芯片的基板转移到焊线机台，按照预定程序进行金线键合作业。