[发明专利]屏蔽栅功率MOSFET器件及其制造方法

说明书

本发明涉及一种屏蔽栅功率MOSFET器件，它包括衬底层、外延层、第一U形氧化硅层、第二U形氧化硅层、第一源极多晶硅、第一U形氮化硅、第三多晶硅、第二源极多晶硅、第四栅极多晶硅、导电类型源极区、导电类型体区、覆盖氧化硅层、绝缘介质层、正面源极金属、正面栅极金属与背面金属。本发明通过淀积氮化硅并填充多晶硅形成隔离岛的方法，将第四栅极多晶硅分隔成左右两侧，从而减小栅极多晶硅与源极多晶硅的交叠面积，降低屏蔽栅器件的栅极与源极间的电容，解决了现有的屏蔽栅功率器件存在的开关损耗较高、器件开关速度低等问题。

技术领域

本发明涉及半导体器件技术领域，本发明具体地说是一种屏蔽栅功率MOSFET器件及其制造方法。

背景技术

目前，功率金属-氧化物半导体场效应晶体管(MOSFET)最主要的研究方向就是不断降低功耗，包括导通损耗和开关损耗。例如，在对屏蔽栅功率器件的不断研究中，功率沟槽MOSFET器件的特性不断接近硅材料的极限。然而，现有的屏蔽栅功率器件存在开关损耗较高、器件开关速度慢等问题。

发明内容

本发明的目的之一是克服现有技术中存在的不足，提供一种开关损耗较低、器件开关速度快的屏蔽栅功率MOSFET器件。

本发明的另一目的是提供一种屏蔽栅功率MOSFET器件的制造方法。

按照本发明提供的技术方案，所述屏蔽栅功率MOSFET器件，在衬底层的上表面设有外延层，在外延层内设有第一U形氧化硅层和第二U形氧化硅层，在第一U形氧化硅层的沟槽内设有第一源极多晶硅与第一U形氮化硅，第一U形氮化硅位于第一源极多晶硅的上方，在第一U形氮化硅内填满第三多晶硅，在第二U形氧化硅层的沟槽内填满第二源极多晶硅，在第一U形氮化硅左侧和右侧的第一U形氧化硅层内均设有第四栅极多晶硅，在对应第一U形氧化硅层左侧的外延层的上表面、以及对应第一U形氧化硅层与第二U形氧化硅层之间的外延层的上表面均设有导电类型源极区，在导电类型源极区的上表面设有导电类型体区，在导电类型体区的上表面、第三多晶硅的上表面、第四栅极多晶硅的上表面、第二源极多晶硅的上表面以及第二U形氧化硅层右侧的外延层的上表面设有覆盖氧化硅层，在覆盖氧化硅层的上表面设有绝缘介质层，在绝缘介质层的上表面设有正面源极金属与正面栅极金属，正面源极金属通过其连接柱与导电类型源极区以及第二源极多晶硅相连，正面栅极金属通过其连接柱与第四栅极多晶硅相连，在衬底层的下表面设有背面金属。

作为优选：所述衬底层为N+型。

作为优选：所述外延层为N-型。

作为优选：所述导电类型源极区为N+型。

作为优选：所述导电类型体区为P+型。

一种屏蔽栅功率MOSFET器件的制造方法包括以下步骤：

步骤a、在衬底层的上表面设有外延层，在外延层上腐蚀出呈U形的沟槽；

步骤b、在外延层的上表面以及沟槽内沉积出氧化硅层，位于沟槽内的氧化硅层还具有U形的沟槽；

步骤c、在氧化硅层的上表面以及沟槽内沉积出多晶硅；

步骤d、用CMP或腐蚀的方式将氧化硅层的上表面上方的多晶硅去除，从而形成第一源极多晶硅与第二源极多晶硅；

步骤e、用光刻胶阻挡第二源极多晶硅，第一源极多晶硅继续向下腐蚀一部分，然后去掉光刻胶；

步骤f、在第一源极多晶硅的上表面、步骤b的氧化硅层的上表面以及第二源极多晶硅的上表面沉积一层氮化硅；

步骤g、在氮化硅的上表面沉积多晶硅；

步骤h、用CMP或腐蚀的方法将外延层的上表面上方的氧化硅层、氮化硅和多晶硅去除，形成第一U形氧化硅层、第二U形氧化硅层、第三多晶硅和第一U形氮化硅；