[发明专利]一种提高逻辑输入端口耐压的保护电路

说明书

一种提高逻辑输入端口耐压的保护电路，通过围绕被保护逻辑端口电路设置源端电压提高电路和高电压检测电路以及电压转换逻辑电路的组合，能够在输入端口电压高于端口器件耐压时提高被保护逻辑端口电路的源端电压，以使所述输入端口电压与所述源端电压的电压差小于端口器件耐压值，从而实现对逻辑输入端口的保护，防止因端口输入电压超过器件耐压引起的端口损伤。

技术领域

本发明涉及逻辑输入端口耐压技术，特别是一种提高逻辑输入端口耐压的保护电路，通过围绕被保护逻辑端口电路设置源端电压提高电路和高电压检测电路以及电压转换逻辑电路的组合，能够在输入端口电压高于端口器件耐压时提高被保护逻辑端口电路的源端电压，以使所述输入端口电压与所述源端电压的电压差小于端口器件耐压值，从而实现对逻辑输入端口的保护，防止因端口输入电压超过器件耐压引起的端口损伤。

背景技术

在芯片电路应用中，前级芯片电路与后级芯片电路之间通过端口相连接，由于不同电源域等因素的影响，造成前级芯片电路的输出端输入到后级芯片电路输入端口的输入电压可能高于芯片工艺所能承受的耐压值而造成芯片端口损坏。为此，有的解决方案是采用高耐压的器件，例如高耐压的输入端口PMOS器件和高耐压的输入端口NMOS器件等，但是这就增加了工艺成本。有的采用对端口电压嵌位方法，例如在输入端口VIN与互连栅极(输入端口PMOS器件和输入端口NMOS器件栅极互连)之间接入电阻，并在所述互连栅极与被保护逻辑端口电路的源端之间接入稳压二极管，所述互连栅极连接所述稳压二极管的阴极，所述源端即输入端口NMOS器件的源极连接所述稳压二极管的阳极，输入端口PMOS器件和输入端口NMOS器件漏极互连后形成内部逻辑输出端VOUT，所述输入端口NMOS器件的源极连接接地端GND。但是，这种方法需要前级芯片电路有足够高的驱动能力，并增加了整体系统的功耗(有较大电流从前级芯片电路流出，经输入端口、电阻和稳压二极管流入接地端)。本发明人认为，如果通过围绕被保护逻辑端口电路设置源端电压提高电路和高电压检测电路以及电压转换逻辑电路的组合，就能够在输入端口电压高于端口器件耐压时提高被保护逻辑端口电路的源端电压，以使所述输入端口电压与所述源端电压的电压差小于端口器件耐压值，从而实现对逻辑输入端口的保护，防止因端口输入电压超过器件耐压引起的端口损伤。有鉴于此，本发明人完成了本发明。

发明内容

本发明针对现有技术中存在的缺陷或不足，提供一种提高逻辑输入端口耐压的保护电路，通过围绕被保护逻辑端口电路设置源端电压提高电路和高电压检测电路以及电压转换逻辑电路的组合，能够在输入端口电压高于端口器件耐压时提高被保护逻辑端口电路的源端电压，以使所述输入端口电压与所述源端电压的电压差小于端口器件耐压值，从而实现对逻辑输入端口的保护，防止因端口输入电压超过器件耐压引起的端口损伤。

本发明的技术方案如下：

一种提高逻辑输入端口耐压的保护电路，其特征在于，包括高电压检测电路，所述高电压检测电路的输入端连接被保护逻辑端口电路的输入端口，所述高电压检测电路的输出端通过第一节点连接源端电压提高电路，所述源端电压提高电路通过第三节点连接所述被保护逻辑端口电路，所述被保护逻辑端口电路通过第二节点连接电压转换逻辑电路，所述电压转换逻辑电路分别连接内部输出端口和所述源端电压提高电路。

所述高电压检测电路包括栅极互连的第一PMOS管和第二PMOS管，所述第一PMOS管的源极连接电源电压端，所述第一PMOS管栅漏互连后通过第四电流源连接接地端，所述第二PMOS管的源极连接所述输入端口，所述第二PMOS管的漏极连接第三PMOS管的源极，所述第三PMOS管栅漏互连后连接第四PMOS管的源极，所述第四PMOS管栅漏互连后连接第五PMOS管的源极，所述第五PMOS管栅漏互连后连接第九NMOS管的漏极，所述第九NMOS管的栅极连接第八NMOS管的栅极，所述第八NMOS管栅漏互连后通过第三电流源连接电源电压端，所述第八NMOS管的源极和所述第九NMOS管的源极均连接接地端，所述第九NMOS管的漏极分别连接第一NMOS管的栅极和第九PMOS管的栅极，所述第九PMOS管的源极通过第二电流源连接电源电压端，所述第一NMOS管的源极连接接地端，所述第一NMOS管的漏极与所述第九PMOS管的漏极均连接所述第一节点。