[发明专利]一种提高逻辑输入端口耐压的保护电路

权利要求书

1.一种提高逻辑输入端口耐压的保护电路，其特征在于，包括高电压检测电路，所述高电压检测电路的输入端连接被保护逻辑端口电路的输入端口，所述高电压检测电路的输出端通过第一节点连接源端电压提高电路，所述源端电压提高电路通过第三节点连接所述被保护逻辑端口电路，所述被保护逻辑端口电路通过第二节点连接电压转换逻辑电路，所述电压转换逻辑电路分别连接内部输出端口和所述源端电压提高电路。

2.根据权利要求1所述的提高逻辑输入端口耐压的保护电路，其特征在于，所述高电压检测电路包括栅极互连的第一PMOS管和第二PMOS管，所述第一PMOS管的源极连接电源电压端，所述第一PMOS管栅漏互连后通过第四电流源连接接地端，所述第二PMOS管的源极连接所述输入端口，所述第二PMOS管的漏极连接第三PMOS管的源极，所述第三PMOS管栅漏互连后连接第四PMOS管的源极，所述第四PMOS管栅漏互连后连接第五PMOS管的源极，所述第五PMOS管栅漏互连后连接第九NMOS管的漏极，所述第九NMOS管的栅极连接第八NMOS管的栅极，所述第八NMOS管栅漏互连后通过第三电流源连接电源电压端，所述第八NMOS管的源极和所述第九NMOS管的源极均连接接地端，所述第九NMOS管的漏极分别连接第一NMOS管的栅极和第九PMOS管的栅极，所述第九PMOS管的源极通过第二电流源连接电源电压端，所述第一NMOS管的源极连接接地端，所述第一NMOS管的漏极与所述第九PMOS管的漏极均连接所述第一节点。

3.根据权利要求1所述的提高逻辑输入端口耐压的保护电路，其特征在于，所述被保护逻辑端口电路包括栅极互连和漏极互连的第十一PMOS管和第十一NMOS管，所述第十一PMOS管的源极连接电源电压端，所述第十一NMOS管的源极连接所述第三节点，所述第十一NMOS管的栅极连接所述输入端口，所述第十一PMOS管的漏极连接所述第二节点。

4.根据权利要求1所述的提高逻辑输入端口耐压的保护电路，其特征在于，所述源端电压提高电路包括第二NMOS管，所述第二NMOS管的栅极连接所述第一节点，所述第二NMOS管的漏极分别连接所述第三节点、第四NMOS管的栅极和漏极，所述第四NMOS管的源极分别连接第三NMOS管的栅极和漏极，所述第二NMOS管的源极和所述第三NMOS管的源极均连接接地端。

5.根据权利要求1所述的提高逻辑输入端口耐压的保护电路，其特征在于，所述电压转换逻辑电路包括栅极互连和漏极互连的第八PMOS管和第七NMOS管，所述第八PMOS管的源极连接电源电压端，所述第八PMOS管的漏极连接所述内部输出端口，所述第七NMOS管的源极连接接地端，所述第八PMOS管的栅极分别连接第七PMOS管的漏极、第六NMOS管的漏极和第六PMOS管的漏极，所述第六PMOS管的源极和所述第七PMOS管的源极均连接电源电压端，所述第七PMOS管与所述第六NMOS管栅极互连后连接所述第一节点，所述第六NMOS管的源极连接第五NMOS管的漏极，所述第五NMOS管的源极连接接地端，所述第六PMOS管与所述第五NMOS管栅极互连后连接所述第二节点。

6.根据权利要求1所述的提高逻辑输入端口耐压的保护电路，其特征在于，当所述高电压检测电路检测到所述输入端口的电压不高于所述被保护逻辑端口电路中端口器件耐压值时，第一节点为电源电压值，所述源端电压提高电路不起作用，即第三节点处于地电位，所述内部输出端口与所述输入端口之间呈预设对应的逻辑高低电平关系。

7.根据权利要求1所述的提高逻辑输入端口耐压的保护电路，其特征在于，当所述高电压检测电路检测到所述输入端口的电压高于所述被保护逻辑端口电路中端口器件耐压值时，第一节点为地电位，所述源端电压提高电路将所述第三节点的电压提高，使所述输入端口与所述第三节点的电压差小于端口器件耐压值以保护逻辑输入端口，第二节点与第三节点电位相同，所述电压转换逻辑电路按照输入端为电源电压值进行电压转换，所述内部输出端口与所述输入端口之间呈预设对应的逻辑高低电平关系。