[发明专利]一种具有高掺杂层的分裂栅功率MOSFET器件及其制备方法

说明书

本发明涉及一种具有高掺杂层的分裂栅功率MOSFET器件及其制备方法，属于半导体器件领域，解决了现有技术无法在提高击穿电压的同时进一步降低器件通态电阻的问题。MOSFET器件导通区包括若干个周期性排列的原胞，每个原胞均包括沟槽、屏蔽电极和沟槽栅电极；沟槽设于半导体衬底的外延层中；屏蔽电极设于沟槽中，沟槽栅电极设置于沟槽顶部；屏蔽电极、沟槽栅电极均采用第二导电类型材料；外延层采用第一导电类型材料，包括依次层叠于半导体衬底上的、掺杂类型相同的第一外延层、第二外延层和第三外延层；第一外延层与第三外延层的掺杂浓度相同且均低于第二外延层的掺杂浓度。该MOSFET器件在提高击穿电压的同时进一步降低了器件的导通电阻，提高了器件的FOM值。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种具有高掺杂层的分裂栅功率MOSFET器件及其制备方法。

背景技术

随着电力电子系统的发展，功率MOSFET(Metal Oxide Semiconductor FieldEffect Transistor)器件由于其优异的性能扮演的角色越来越重要，成为微电子领域中不可替代的重要器件之一。但是由于“硅限”的存在，严重阻碍了功率MOSFET器件的发展。

B.J.Baliga于1997年报道了一种利用电荷平衡效应来降低导通电阻的电荷耦合功率MOSFET，人称为分裂栅沟槽MOSFET。这种结构可以极大地降低器件的导通电阻，然而这种结构的漂移区电场分布却并不是非常的理想。这种情况在60～200V的范围内表现得尤为明显，导致器件的击穿电压无法继续提高，因此如何调节漂移区电场的分布，在提高击穿电压的同时进一步降低器件的通态电阻成为一个急需要解决的问题。

发明内容

鉴于上述的分析，本发明旨在提供一种具有高掺杂层的分裂栅功率MOSFET器件及其制备方法，用以解决现有技术无法在提高击穿电压的同时进一步降低器件的通态电阻的问题。

本发明的目的主要是通过以下技术方案实现的：

一方面，本发明提供了一种具有高掺杂层的分裂栅功率MOSFET器件，所述MOSFET器件的导通区包括若干个周期性排列的原胞，每个所述原胞均包括沟槽、屏蔽电极和沟槽栅电极；其中，

所述沟槽，设置于半导体衬底的外延层中；

所述屏蔽电极设置于所述沟槽中，所述沟槽栅电极设置于所述沟槽的顶部；所述屏蔽电极、所述沟槽栅电极均采用第二导电类型材料；

所述外延层采用第一导电类型材料，包括依次层叠于所述半导体衬底上的、掺杂类型相同的第一外延层、第二外延层和第三外延层；所述第一外延层与第三外延层的掺杂浓度相同且均低于所述第二外延层的掺杂浓度。

本发明有益效果如下：通过在外延层中设置一层高掺杂层(第二外延层)，能够起到调节沟槽内的电场分布、在不增加通态电阻的情况下进一步提高器件的击穿电压的作用。MOSFET在反向偏置状态下，屏蔽电极通过屏蔽介质层对漂移区进行横向耗尽，使得现MOSFET的耐压能力提高；击穿电压能够达到240V，较普通结构200V的击穿电压，提升20％左右，且由于提高了外延层掺杂浓度，进一步降低了器件的导通电阻，提高了器件的FOM值。

在上述方案的基础上，本发明还做了如下改进：

进一步，所述沟槽贯穿所述第三外延层、第二外延层并部分进入所述第一外延层；

所述屏蔽电极设置于所述沟槽的中下部，所述屏蔽电极的底部低于所述第二外延层的底部，所述屏蔽电极的顶部高于所述第二外延层的顶部。

采用上述进一步方案的有益效果是：通过上述设置，可以充分发挥高掺杂层的作用，使得高掺杂的第二外延层能够最佳地调节沟槽内的电场分布。