[发明专利]一种具有高掺杂层的分裂栅功率MOSFET器件及其制备方法

权利要求书

1.一种具有高掺杂层的分裂栅功率MOSFET器件，其特征在于，所述MOSFET器件的导通区包括若干个周期性排列的原胞，每个所述原胞均包括沟槽、屏蔽电极和沟槽栅电极；其中，

所述沟槽，设置于半导体衬底的外延层中；

所述屏蔽电极设置于所述沟槽中，所述沟槽栅电极设置于所述沟槽的顶部；所述屏蔽电极、所述沟槽栅电极均采用第二导电类型材料；所述屏蔽电极、所述沟槽栅电极之间通过介质层隔离；

所述外延层采用第一导电类型材料，包括依次层叠于所述半导体衬底上的、掺杂类型相同的第一外延层、第二外延层和第三外延层；所述第一外延层与第三外延层的掺杂浓度相同且均低于所述第二外延层的掺杂浓度；

所述沟槽贯穿所述第三外延层、第二外延层并部分进入所述第一外延层；

所述屏蔽电极设置于所述沟槽的中下部，所述屏蔽电极的底部低于所述第二外延层的底部，所述屏蔽电极的顶部高于所述第二外延层的顶部。

2.根据权利要求1所述的具有高掺杂层的分裂栅功率MOSFET器件，其特征在于，

所述第一外延层的厚度为8～10um，掺杂浓度为1.8～2.0*10¹⁵cm^-3；

所述第二外延层的厚度为4～5um，掺杂浓度为1.8～2.0*10¹⁶cm^-3；

所述第三外延层的厚度为3～4um。

3.根据权利要求1所述的具有高掺杂层的分裂栅功率MOSFET器件，其特征在于，每个所述原胞还包括沟道区、漂移区、第一导电类型的源区；其中，

所述沟道区，对称设置于所述沟槽栅电极两侧，由所述外延层上经离子注入形成的第二导电类型阱区组成；所述阱区位于所述第三外延层中；

所述漂移区，设置于所述沟道区下方，由从所述沟道区底部至半导体衬底之间的第一导电类型的外延层组成；

所述源区，设置于所述沟道区上方，与所述沟道区表面接触，并从所述源区引出源极；所述源区位于所述第三外延层中。

4.根据权利要求1-3中任一项所述的具有高掺杂层的分裂栅功率MOSFET器件，其特征在于，

所述第一导电类型为N型，第二导电类型为P型；或者，所述第一导电类型为P型，第二导电类型为N型。

5.一种具有高掺杂层的分裂栅功率MOSFET器件的制备方法，其特征在于，步骤如下：

在半导体衬底上依次淀积第一导电类型的第一外延层、第二外延层和第三外延层，所述第一外延层与第三外延层的掺杂浓度相同且均低于所述第二外延层的掺杂浓度；

制备沟槽，所述沟槽贯穿所述第三外延层和第二外延层、并部分进入所述第一外延层；

在所述沟槽内制备屏蔽电极，在所述沟槽顶部制备沟槽栅电极；所述屏蔽电极、所述沟槽栅电极均采用第二导电类型材料；

所述在所述沟槽内制备屏蔽电极，包括：

在所述沟槽的侧壁和底部沉积第一层介质材料，形成屏蔽介质层；

在所述屏蔽介质层上沉积第二导电类型材料，并回刻至所述沟槽的中下部，形成屏蔽电极。

6.根据权利要求5所述的具有高掺杂层的分裂栅功率MOSFET器件的制备方法，其特征在于，

在所述沟槽两侧对称设置沟道区，所述沟道区由所述第一导电类型的外延层上的第二导电类型阱区组成；所述阱区位于所述第三外延层中；

在所述沟道区下方设置漂移区，所述漂移区由从所述沟道区底部至半导体衬底之间的第一导电类型的外延层组成；

在所述沟道区上方设置第一导电类型的源区，所述源区与所述沟道区表面接触，所述源区位于所述第三外延层中。