[发明专利]提高多栅晶体管中厚栅介质层性能的方法

说明书

本发明提供一种提高多栅晶体管中厚栅介质层性能的方法，所述多栅晶体管包括至少两个栅介质层，其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。

技术领域

本发明涉及集成电路制造领域，具体涉及一种提高多栅晶体管中厚栅介质层性能的方法。

背景技术

在集成电路的制造工艺中，常常涉及具有多个栅极晶体管的电路结构，其中较厚的栅介质层通常是通过多次生长形成的。

以图像传感器为例，图1-图5示出了图像传感器制造工艺中，多栅晶体管的形成过程。

如图1所示，提供基底100，定义感光区域100A和外围区域100B/100C，感光区域100A与外围区域100B由浅沟槽进行隔离，在图中以虚线A1-A1进行区分，其中外围区域包括第一外围介质层区域100B和第二外围介质层区域100C，第二外围介质层区域100C与第一外围介质层区域100B同样由浅沟槽进行隔离，在图中以虚线B1-B1进行区分。在感光区域100A和外围区域100B/100C形成第一栅介质层101，第一栅介质层101的厚度通常小于6nm。

如图2所示，图形化工艺去除第二外围介质层区域100C的第一栅介质层101。

如图3、图4所示，在感光区域100A和第一外围介质层区域100B/100C依次形成第二栅介质层102、导电栅层103，第二栅介质层102的厚度通常小于3.0nm，导电栅层103的厚度通常小于250nm。

如图5所示，图形化工艺去除导电栅层103，形成栅极结构，其中，感光区域100A形成例如源跟随晶体管，转移晶体管，复位晶体管，选择晶体管中至少一个的栅极结构，第一外围介质层区域100B用于形成HV/IO等高压器件的栅极结构，第二外围介质层区域100C形成低压器件的栅极结构，其中感光区域100A的晶体管的栅介质层（包括第一栅介质层101和第二栅介质层102）较厚，该厚栅介质层101、102与第一外围介质层区域100B共用并且是多次生长形成的，这会引起厚栅介质层的性能下降，并且在第二外围介质层区域100C的第一栅介质层101的去除步骤中，需要在感光区域100A的第一栅介质层101上覆盖光刻胶，光刻胶会对感光区域100A的第一栅介质层101的性能造成损伤，进而影响图像传感器性能。

发明内容

本发明的目的在于提供一种提高多栅晶体管中厚栅介质层性能的方法，避免对多栅晶体管中厚栅介质层造成损伤和性能下降。

基于以上考虑，本发明提供一种提高多栅晶体管中厚栅介质层性能的方法，所述多栅晶体管包括至少两个栅介质层，其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。

优选的，在厚栅介质层形成过程中，避免厚栅介质层表面接触光刻胶；厚栅介质层生长形成后直接覆盖导电栅层，提高厚栅介质层的性能。

优选的，先形成厚栅介质层，在所述厚栅介质层上覆盖导电栅层，图形化工艺去除薄栅区域对应的导电栅层、厚栅介质层，并在薄栅区域形成薄栅介质层；通过厚栅介质层上的导电栅层保护厚栅介质层，避免在薄栅介质层生长过程中对厚栅介质层的损伤。

优选的，先形成薄栅介质层，在所述薄栅介质层上覆盖第一导电栅层，图形化工艺去除厚栅区域对应的第一导电栅层、薄栅介质层，并在厚栅区域形成厚栅介质层，再覆盖第二导电栅层；其中厚栅介质层是一次生长形成的，避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。

优选的，所述栅介质层的材质为SiO₂，SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合。

优选的，所述导电栅层的材质为多晶硅或金属。

优选的，所述厚栅介质层的厚度可以根据需要进行调节。