[发明专利]提高多栅晶体管中厚栅介质层性能的方法在审
申请号: | 201910378031.3 | 申请日: | 2019-05-08 |
公开(公告)号: | CN111916465A | 公开(公告)日: | 2020-11-10 |
发明(设计)人: | 李文强 | 申请(专利权)人: | 格科微电子(上海)有限公司 |
主分类号: | H01L27/146 | 分类号: | H01L27/146;H01L21/28 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 提高 晶体管 中厚栅 介质 性能 方法 | ||
1.一种提高多栅晶体管中厚栅介质层性能的方法,其特征在于,
所述多栅晶体管包括至少两个栅介质层,其中厚栅介质层是一次生长形成的,避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。
2.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法,其特征在于,在厚栅介质层形成过程中,避免厚栅介质层表面接触光刻胶;厚栅介质层生长形成后直接覆盖导电栅层,提高厚栅介质层的性能。
3.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法,其特征在于,先形成厚栅介质层,在所述厚栅介质层上覆盖导电栅层,图形化工艺去除薄栅区域对应的导电栅层、厚栅介质层,并在薄栅区域形成薄栅介质层;
通过厚栅介质层上的导电栅层保护厚栅介质层,避免在薄栅介质层生长过程中对厚栅介质层的损伤。
4.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法,其特征在于,先形成薄栅介质层,在所述薄栅介质层上覆盖第一导电栅层,图形化工艺去除厚栅区域对应的第一导电栅层、薄栅介质层,并在厚栅区域形成厚栅介质层,再覆盖第二导电栅层;
其中厚栅介质层是一次生长形成的,避免厚栅介质层多次生长过程中引起的厚栅介质层性能降低。
5.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法,其特征在于,所述栅介质层的材质为SiO2,SiN,SiON,SiC, SiNC, SiONC中的任意一种或多种组合。
6.如权利要求2所述的提高多栅晶体管中厚栅介质层性能的方法,其特征在于,所述导电栅层的材质为多晶硅或金属。
7.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法,其特征在于,所述厚栅介质层的厚度可以根据需要进行调节。
8.如权利要求1所述的提高多栅晶体管中厚栅介质层性能的方法,其特征在于,所述厚栅介质层为图像传感器中的源跟随晶体管,转移晶体管,复位晶体管,选择晶体管中至少一个的栅介质层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格科微电子(上海)有限公司,未经格科微电子(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910378031.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种蜡烛点灯器
- 下一篇:一种镁合金高光钻切方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的