[发明专利]半导体功率器件及其制造方法

说明书

本发明属于半导体功率器件技术领域，具体公开了一种半导体功率器件，包括第一导电类型的漏区；位于所述漏区之上的第二导电类型的外延层；位于所述外延层内的交替排列的栅沟槽和第二导电类型的体区；位于所述体区中的第一导电类型的源区；位于所述栅沟槽的上部的第一栅极；至少位于所述栅沟槽的下部的第二栅极；所述第一栅极、所述第二栅极与所述外延层之间由绝缘介质层隔离；位于所述外延层内的第一导电类型的掺杂区，所述掺杂区围绕所述栅沟槽的下部且与所述漏区连接。本发明在半导体功率器件中引入了电荷平衡结构，能够降低半导体功率器件的特征导通电阻。

技术领域

本发明属于半导体功率器件技术领域，特别是涉及一种半导体功率器件及其制造方法。

背景技术

图1是现有技术的一种半导体功率器件的剖面结构示意图，如图1所示，现有技术的一种半导体功率器件包括：n型半导体基底100，位于n型半导体基底100底部的n型漏区10，位于n型半导体基底100中交替排列的栅沟槽和p型体区16，位于p型体区16中的n型源区17，位于所述栅沟槽中的栅介质层12、第一栅极13、绝缘介质层14和第二栅极15，第一栅极13位于栅沟槽的上部并通过栅极电压来控制n型源区17与n型漂移区11之间的电流沟道的开启和关断。第二栅极15位于栅沟槽的下部且向上延伸至栅沟槽的上部，第二栅极15通过源极金属层19与n型源区17连接，第二栅极15通过源极电压在n型漂移区11内形成横向电场，起到提高耐压的作用。层间绝缘层18用于将源极金属层19与栅极金属层隔离，基于剖面的位置关系，栅极金属层在图1中未示出。

特征导通电阻(Rsp)是评价半导体功率器件电流导通能力的重要指标，现有技术的半导体功率器件可以通过提高n型漂移区的掺杂浓度来降低特征导通电阻，但是n型漂移区的掺杂浓度的提高会影响半导体功率器件的耐压。

发明内容

有鉴于此，本发明的目的是提供一种半导体功率器件及其制造方法，以解决现有技术中的如何进一步降低半导体功率器件的特征导通电阻的问题。

为达到本发明的上述目的，本发明提供了一种半导体功率器件，包括：

第一导电类型的漏区；

位于所述漏区之上的第二导电类型的外延层；

位于所述外延层内的交替排列的栅沟槽和第二导电类型的体区；

位于所述体区中的第一导电类型的源区；

位于所述栅沟槽的上部的第一栅极；

至少位于所述栅沟槽的下部的第二栅极；

所述第一栅极、所述第二栅极与所述外延层之间由绝缘介质层隔离；

位于所述外延层内的第一导电类型的掺杂区，所述掺杂区围绕所述栅沟槽的下部且与所述漏区连接。

可选的，本发明的半导体功率器件，所述第二栅极从所述栅沟槽的下部向上延伸至所述栅沟槽的上部。

可选的，本发明的半导体功率器件，所述栅沟槽的上部的宽度大于所述栅沟槽的下部的宽度。

可选的，本发明的半导体功率器件，所述第一栅极接栅极电压，所述体区、所述源区与所述第二栅极均接源极电压。

可选的，本发明的半导体功率器件，所述第一导电类型为n型，所述第二导电类型为p型。

本发明的半导体功率器件的制造方法，包括：

在第一导电类型的半导体衬底上形成第二导电类型的外延层；

在所述外延层内形成第一沟槽；

在所述第一沟槽内形成第一栅极；

在所述外延层内形成位于所述第一沟槽下方的第二沟槽；