[发明专利]组件结构、功率模块及功率模块组装结构

说明书

本公开是关于一种组件结构、以及具有该组件结构的功率模块和功率模块组装结构。该组件结构包括：第一母排，其一端延伸至第一平面，以形成第一连接端子；第二母排，包括第二母排前部和第二母排后部，该第二母排前部与该第一母排平行层叠设置，该第二母排后部延伸至第二平面，以形成第二连接端子；该外部电路包括第三母排，该第三母排与该第二母排后部平行层叠设置，以降低该第一连接端子与该第二连接端子之间的寄生电感。本公开可以降低功率模块内部的寄生电感，同时减少回路电感。

技术领域

本公开涉及电力电子技术领域，尤其涉及一种用于功率模块与外部电路连接的组件结构、以及具有该组件结构的功率模块和功率模块组装结构。

背景技术

现代电力电子装置作为电力转换的重要组成部分,广泛应用于电力、电子、电机和能源行业。确保电力电子装置的长期稳定运行和提高电力电子装置的电能转换效率，一直是本领域技术人员的重要追求目标。

功率半导体器件作为现代电力电子设备的核心部件,其性能直接决定了电力电子装置的可靠性和电能转换效率。为了设计更加可靠、安全、高性能的电力电子设备，希望功率半导体器件具备电压应力低，功率损耗低的特性。电力电子设备所使用的功率半导体器件工作于开关状态，而高频率的开关动作会在线路中造成较高的电流变化率di/dt。根据电路原理，变化的电流作用在寄生电感L_stray上会产生电压Vs，计算公式如下：

V_s＝L_straydi/dt

由此可知，在电流变化率不变的情况下,减小寄生电感可以减小产生的电压尖峰，而寄生电感与功率半导体器件的封装及连接相关。

因此，为了降低功率半导体器件两端的电压应力，业界通常会在功率半导体器件外部，且靠近端子的部位放置控制电压尖峰的电路。如图1所示，为现有方案中带电容箝位电路的功率半导体电路示意图。其中电容C通常被就近设置在和功率模块相连的外部电路上，如叠层母排、PCB系统板、控制板等。由于功率模块外围的电路通常很容易设置上下层重叠的布线层，因此其回路电感可以被控制在一个很低的水平上，导致整个回路电感的主要矛盾被聚焦在功率模块内部。即，该方法可以降低由功率模块外部寄生的电感造成的电压尖峰，但不能降低由功率模块内部的寄生电感造成的电压尖峰。

为了降低功率模块内部的寄生电感，现有做法是在功率模块内部也使用叠层母排的结构。以MOSFET半桥电路为例，图1及图2为半桥电路的示意图。图3为图2中半桥电路所采用的叠层母排的结构示意图。如图3所示，虚线框A内电流走向相反的上下层母排310和320重叠在一起，可以很好的降低功率模块内部的回路电感。而虚线框B内的部分，两个母排分别扇开至引出端子315和325处，出于耐压等因素的考量，端子引出部分的导体间距离d较远，虚线框B内两段母排间的回路电感较大。即图3中的现有方案并没有将功率模块内部的寄生电感降低到理想值。因此，有必要提供一种新的技术方案改善现有技术中存在的一个或者多个问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种用于功率模块与外部电路连接的组件结构、以及具有该组件结构的功率模块和功率模块组装结构，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种组件结构，用于功率模块与外部电路的连接，所述组件结构包括：

第一母排，其一端延伸至第一平面，以形成第一连接端子；

第二母排，包括第二母排前部和第二母排后部，所述第二母排前部与所述第一母排平行层叠设置，所述第二母排后部延伸至第二平面，以形成第二连接端子；