[实用新型]一种具有低杂散电感的功率半导体模块端子

说明书

本实用新型公开了一种具有低杂散电感的功率半导体模块端子。包含并排设置的两个功率端子，功率端子中包括接触部分、叠层部分、折弯结构和引脚；每个功率端子的引脚及其折弯结构均分为两部分，两部分分别布置连接到叠层部分的两端或两处，其中一个引脚的两部分均位于另一引脚的两部分之间，每个引脚的两部分以所述功率半导体模块端子整体的中线对称布置，所有引脚布置于沿与第一方向平行的同一直线上。本实用新型能够在不增加DCB基板设计复杂程度和模块体积的情况下，帮助减小换流回路面积，从而减小模块换流回路的杂散电感。

技术领域

本实用新型涉及了一种半导体端子，具体是涉及了一种具有低杂散电感的功率半导体模块端子。

背景技术

对于工作在开关状态的功率半导体模块，关断时的电压尖峰(ΔV＝L×di/dt)取决于功率半导体元件关断时的电流变化率di/dt和换流回路的杂散电感L。在功率半导体模块关断时，半导体元件上的电压等于直流母线电压Vdc与电压尖峰ΔV之和，若该电压超过半导体元件的额定值，则会导致元件击穿和失效。而提高半导体元件的开关速度di/dt有利于减小模块的开关损耗。另一方面，在半导体元件最大电压一定的情况下，减小电压尖峰ΔV可帮助提高模块可允许的最大母线电压，从而提高功率模块的输出功率。因此，减小功率半导体模块的杂散电感对于提高模块的开关频率、减小开关损耗和提高模块的功率密度十分重要，需要在设计功率半导体模块时着重考虑。

功率半导体模块的杂散电感一般包括正负功率端子的杂散电感、模块DCB衬底的杂散电感，以及它们之间的互感。对于功率端子，目前公开的设计为减小杂散电感采用的是引脚交错布置的方式，需要与之配合的模块DCB衬底结构复杂，通常需要增加DCB衬底和模块体积，并且可能会相应地增加DCB衬底的杂散电感，不利于整个换流回路整体杂散电感的减小和功率半导体模块功率密度的提高。

实用新型内容

为克服以上技术的不足，本实用新型提供了一种具有低杂散电感的功率半导体模块端子，能够减小模块端子的杂散电感，提高功率半导体模块的开关频率，减小开关损耗和提高模块的功率密度。

本实用新型采用的技术方案是包含并排设置的第一功率端子和第二功率端子，第一功率端子和第二功率端子其中之一为正极端子，另一个为负极端子，其特征在于在第一功率端子和第二功率端子中，具体结构是：

包括第一接触部分和第二接触部分，分别属于第一功率端子和第二功率端子，是第一功率端子和第二功率端子的主体部分，且第一接触部分和第二接触部分的上表面位于同一平面；

包括第一叠层部分，与第一功率端子的第一接触部分连接；

包括第二叠层部分，与第二功率端子的第二接触部分连接；

其中，两个叠层部分相互平行布置且不接触，被塑封外壳包裹；

包括多个第一折弯结构，连接在第一功率端子的第一叠层部分和属于第一功率端子的第一引脚之间；

包括多个第二折弯结构，连接在第二功率端子的第二叠层部分和属于第二功率端子的第二引脚之间。

每个第一引脚经各自的一个第一折弯结构连接到第一叠层部分，同样每个第二引脚经各自的一个第二折弯结构连接到第二叠层部分。

所述的叠层部分均垂直于接触部分，或者均平行于接触部分。