[发明专利]一种提高存储单元区与控制电路区侧墙厚度差的方法

权利要求书

1.一种提高存储单元区与控制电路区侧墙厚度差的方法，适用于非易失性闪存，包括：

步骤S1、提供一复合结构，复合结构具有存储单元区和控制电路区，复合结构包括衬底、位于存储单元区的衬底上的栅极结构及位于控制电路区的衬底上的间隔结构；其特征在于，方法还包括：

步骤S2、于一反应腔中采用预设的第一反应压力在衬底上依次沉积第一厚度的第一SiO₂层和第二厚度的Si₃O₄层，于反应腔中采用预设的第二反应压力在衬底上沉积第三厚度的第二SiO₂层，第一SiO₂层、Si₃O₄层及第二SiO₂层构成覆盖栅极结构侧壁的第一侧墙和覆盖间隔结构侧壁的第二侧墙，第一反应压力大于第二反应压力，第一侧墙中的第二SiO₂层厚度小于第二侧墙中的第二SiO₂层厚度且具有一预设的厚度差。

2.根据权利要求1的方法，其特征在于，步骤S1包括：

步骤S11、提供一衬底，在衬底上进行浅槽隔离工艺以形成元件隔离结构，所述复合结构包括所述衬底与所述元件隔离结构，复合结构包括存储单元区和控制电路区，复合结构还包括位于存储单元区中相邻元件隔离结构之间的阱区；

步骤S12、在阱区的衬底上方形成栅极结构，栅极结构包括由下至上依次设置的浮栅、介电层及控制栅，对阱区进行离子注入，在控制电路区的相邻元件隔离结构之间的衬底上方形成间隔结构。

3.根据权利要求2的方法，其特征在于，步骤S12包括：

步骤S121、在衬底上表面沉积多晶硅以形成第一多晶硅层；

步骤S122、对第一多晶硅层进行平坦化处理并去除位于控制电路区的第一多晶硅层并保留位于存储单元区的第一多晶硅层；

步骤S123、在位于存储单元区的第一多晶硅层上形成隔离氧化层，采用预设的第一掩膜对隔离氧化层和第一多晶硅层进行曝光和刻蚀，以形成由隔离氧化层构成的介电层和由第一多晶硅构成的浮栅；

步骤S124、对阱区进行离子注入；

步骤S125、在衬底上表面继续沉积多晶硅以形成第二多晶硅层；

步骤S126、采用预设的第二掩膜对第二多晶硅层进行曝光和刻蚀，以在介电层的上方形成由第二多晶硅层构成的控制栅，并在控制电路区的相邻元件隔离结构之间的衬底上方形成由第二多晶硅层构成的间隔结构；

步骤S127、在阱区中注入低浓度掺杂物以形成低浓度掺杂区。

4.根据权利要求1的方法，其特征在于，步骤S2包括：

步骤S21、于反应腔中采用预设的第一反应压力在衬底上依次沉积第一厚度的第一SiO₂层和第二厚度的Si₃O₄层；

步骤S22、于反应腔中采用预设的第二反应压力在衬底上沉积第三厚度的第二SiO₂层；

步骤S23、于反应腔中采用预设的刻蚀时间对第一SiO₂层、Si₃O₄层及第二SiO₂层进行刻蚀以去除部分覆盖衬底上表面的第一SiO₂层、Si₃O₄层及第二SiO₂层并形成覆盖栅极结构侧壁的第一侧墙和覆盖间隔结构侧壁的第二侧墙。

5.根据权利要求1的方法，其特征在于，步骤S2中，第一反应压力与第二反应压力具有一反应压力差，反应压力差与厚度差呈正比。

6.根据权利要求4的方法，其特征在于，步骤S23中，刻蚀时间与第二反应压力呈正比。

7.根据权利要求1的方法，其特征在于，厚度差为13nm。

8.根据权利要求1的方法，其特征在于，第二反应压力为0.2tor。