[发明专利]一种沟槽型功率MOSFET及其制备方法有效
| 申请号： | 201710891945.0 | 申请日： | 2017-09-27 |
| 公开（公告）号： | CN107658341B | 公开（公告）日： | 2020-09-15 |
| 发明（设计）人： | 黄平 | 申请（专利权）人： | 上海朕芯微电子科技有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 上海天翔知识产权代理有限公司 31224 | 代理人： | 陈骏键 |
| 地址： | 201414 上海市奉*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 沟槽 功率 mosfet 及其 制备 方法 | ||
1.一种沟槽型功率MOSFET，包括由下至上依次设置的N+衬底、N-外延层、P-body注入层以及P+注入层，其特征在于，在所述P-body注入层上刻蚀出若干间隔分布且穿过所述P+注入层的浅槽，每一浅槽的底部设置有一N+源极层，在所述N-外延层上位于每一浅槽的中间位置刻蚀出一由上至下依次穿过N+源极层、P-body注入层的栅极沟槽，每一栅极沟槽的底面以及四周侧面上设置有一层栅氧层，每一栅极沟槽内填充有原位掺杂多晶硅，填充在所述栅极沟槽内的原位掺杂多晶硅的顶面与所述N+源极层的上表面平齐，且在所述原位掺杂多晶硅的顶面上附着一层二氧化硅层；在所述P+注入层上淀积一层金属层，所述金属层将每一浅槽填充并将所述N+源极层和P+注入层连接起来；所述金属层为金属铝层；
用于制备所述的沟槽型功率MOSFET的制备方法，包括以下步骤：
(1)准备N+衬底，并在所述N+衬底的上表面外延一N-外延层；
(2)在所述N-外延层的上表面上注入P-body离子，形成P-body注入层，在所述P-body注入层的上表面上注入P+离子，形成P+注入层；
(3)在所述P+注入层的上表面淀积一层Si3N4介质层；
(4)在所述Si3N4介质层的上表面上间隔粘贴有若干光刻胶；
(5)对所述P+注入层位于相邻的两个光刻胶之间的位置进行刻蚀，刻蚀至所述P-body层内，形成若干浅槽，所述浅槽的深度小于所述Si3N4介质层、P+注入层以及P-body注入层的厚度之和；
(6)在每一浅槽的底部注入N+离子，在所述浅槽的底部形成一N+源极层，并将粘贴在所述Si3N4介质层上的光刻胶去掉；
(7)在每一浅槽内位于所述N+源极层上淀积一层Si3N4层，并对所述Si3N4层的中心部分进行刻蚀，刻蚀至所述N+源极层的上表面，使得刻蚀后的Si3N4层形成栅极沟槽刻蚀窗口；
(8)利用所述栅极沟槽刻蚀窗口对位于每一浅槽内的N+源极层进行刻蚀，刻蚀至N-外延层内，形成若干栅极沟槽；
(9)对每一栅极沟槽进行氧化，使得所述栅极沟槽的底面和四周侧面上形成有一层栅氧层，并在所述P+注入层的上表面以及每一栅极沟槽内淀积原位掺杂多晶硅；
(10)对位于所述P+注入层的上表面及位于所述栅极沟槽刻蚀窗口内的原位掺杂多晶硅刻蚀掉，使得剩下的原位掺杂多晶硅的顶面与所述N+源极层的上表面平齐；
(11)在所述剩下的原位掺杂多晶硅的顶面上淀积一层二氧化硅层；
(12)去掉所述P+注入层上的Si3N4介质层和每一浅槽内的Si3N4层；
(13)在所述P+注入层上淀积一层金属层，所述金属层将每一浅槽填充并将所述N+源极层和P+注入层连接起来。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海朕芯微电子科技有限公司，未经上海朕芯微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710891945.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
