[发明专利]改善的功率MOS

权利要求书

1.一种制造半导体器件的工艺，所述工艺包括：

在衬底上形成第一导电类型的外延层；

在所述外延层中形成第二导电类型的第一垂直部分；

通过靠近所述第一垂直部分进行垂直刻蚀来创建第一垂直沟槽；

用第一类型氧化物填充所述第一垂直沟槽；

在所述第一垂直沟槽中形成第二垂直沟槽，其中，所述第二垂直沟槽由所述第一垂直沟槽中的所述第一类型氧化物来限定；

在所述第二垂直沟槽的内壁上形成第二类型氧化物；

用多晶硅填充所述第二垂直沟槽；

在所述外延层的垂直靠近所述第一垂直沟槽的第二垂直部分中，注入所述第二导电类型的离子来创建本体区；以及

在所述第二垂直部分中，注入离子以在所述本体区的顶层中创建源极区；

所述第一垂直部分与所述第二垂直部分位于所述第一垂直沟槽的不同侧。

2.如权利要求1所述的制造半导体器件的工艺，还包括：在所述第一垂直部分、所述第一垂直沟槽和所述第二垂直部分之上形成所述第一类型氧化物的层。

3.如权利要求1所述的制造半导体器件的工艺，其中，所述第一类型氧化物是原硅酸四乙酯，即TEOS电介质。

4.如权利要求1所述的制造半导体器件的工艺，其中，所述第二类型氧化物是氧化硅。

5.如权利要求1所述的制造半导体器件的工艺，其中，所述第一导电类型是n型。

6.如权利要求1所述的制造半导体器件的工艺，其中，所述第二导电类型是p型。

7.一种半导体器件，包括：

衬底，具有第一导电类型的外延层；

在所述外延层中实现的两个对称且相同的单元，其中，这两个对称单元中的每个单元包括深沟槽、第二导电类型的降低表面场RESURF板、在所述深沟槽中实现的栅电极、在所述第一导电类型的外延层中实现的本体区和源极区、以及漏极区；并且

其中，组合这两个对称的单元使得该组合共享所述漏极区和所述降低表面场RESURF板；

其中，所述第二导电类型的降低表面场RESURF板和所述第一导电类型的外延层位于所述深沟槽不同侧。

8.如权利要求7所述的半导体器件，其中，所述深沟槽用氧化物来填充。

9.如权利要求7所述的半导体器件，其中，所述本体区具有所述第二导电类型。

10.如权利要求7所述的半导体器件，其中，所述栅电极在所述深沟槽中实现。

11.如权利要求10所述的半导体器件，其中，所述栅电极用多晶硅来填充并且由栅极氧化物来限定。

12.如权利要求7所述的半导体器件，其中，所述源极区形成在所述本体区之上使得所述源极区完全覆盖所述本体区。

13.如权利要求7所述的半导体器件，其中，所述两个对称且相同的单元中的每个单元包括实质覆盖所述栅电极和所述源极区的电介质层。