[发明专利]一种碳化硅功率器件终端及其制作方法

说明书

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种碳化硅功率器件终端及其制作方法。

背景技术

现代科技对半导体功率器件的体积，可靠性，耐压，功耗等方面不断提出更高的要求。随着晶体管特征尺寸的缩小，由于短沟道效应等物理规律和制作成本的限制，主流硅基材料与CMOS技术正发展到10纳米工艺节点而很难继续提升。

第三代半导体材料碳化硅(SiC)具有比硅更大的禁带宽度和更高的临界击穿场强，相比同等耐压等级的硅功率器件，SiC具有更高的掺杂浓度和更小的外延层厚度，因此正向导通电阻能够大大减小，功率损耗大幅度地降低；同时，碳化硅具有较高的热导率和耐高温能力且电子饱和速率较高，适合大电流大功率运用，能够降低散热设备的要求，缩小设备体积，提高可靠性，减小成本。所以碳化硅被认为是新一代高效能电力电子器件重要的发展方向，在新能源汽车、轨道交通、机车牵引、智能电网等领域具有广阔的应用前景。

目前，在碳化硅功率器件的设计和制备中，为了提高器件耐压性能，需要器件具有良好的终端结构，例如场板(FP)、场限环(FLR)、结终端延伸(JTE)等。在现有SiC功率器件结构中广泛应用的主要是场限环(FLR)和结终端延伸结构(JTE)。

但是，由于SiC功率器件的表面电场较高，为了提高耐压，需在器件设计时降低表面峰值电场，要求设计较多数量的场限环。因此在设计中需要考虑的因素较多，例如场限环的数量、环宽、各场限环之间的间距等；并且具有多个场限环的终端占据芯片面积较大，不利于提高电流。而结终端延伸结构存在优值浓度且器件击穿耐压对优值浓度比较敏感，因此设计窗口相对较小；并且结终端延伸结构对表面电荷非常敏感，容易因界面不稳定性和氧化层电荷从而影响器件表面电场分布，进而影响器件击穿电压以及可靠性。

因此，亟需设计一种SiC功率器件终端及其制作方法，在降低器件表面的峰值电场、提高器件的击穿电压的同时达到减小芯片面积的目的。

发明内容

本发明提供的碳化硅功率器件终端及其制作方法，能够针对现有技术的不足，降低器件表面的峰值电场，同时减小芯片面积，屏蔽界面电荷的影响。

第一方面，本发明提供一种碳化硅功率器件终端制作方法，其中包括：

步骤一、提供N⁺-SiC衬底，在所述N⁺-SiC衬底上形成N^--SiC外延层；

步骤二、在所述N^--SiC外延层内部制备P型主结、P型场限环、P-i-N结构以及N型截止环；其中，

所述P型主结和所述P型场限环的内部刻蚀有浅凹槽，在所述浅凹槽的内部填充有介质层；

所述P-i-N结构位于所述P型主结与相邻P型场限环之间以及各个所述相邻P型场限环之间的N^--SiC外延层内，所述P-i-N结构包括沿平行于所述终端表面且平行于所述P型主结的方向分布的P型掺杂区和N型掺杂区；

步骤三、在所述N^--SiC外延层表面上淀积覆盖所述终端表面的钝化层。

可选地，通过CVD方法在上述N⁺-SiC衬底正面形成所述N^--SiC层。

可选地，上述P-i-N结构中的所述P型掺杂区和N型掺杂区之间为由所述N^--SiC外延层形成的轻掺杂区。

可选地，上述步骤二还包括：通过Al离子注入形成所述P型主结、所述P型场限环和所述P-i-N结构的P型掺杂区的注入区，通过N离子注入形成所述P-i-N结构的N型掺杂区的注入区和所述N型截止环。

可选地，上述步骤二还包括：在惰性气体氛围中，进行所述Al离子注入和所述N离子注入后的激活退火，获得所述P型主结、P型场限环以及所述P-i-N结构的P型掺杂区和N型掺杂区。

可选地，上述P型掺杂区和N型掺杂区的深度可以小于、等于、或者大于所述P型主结和P型场限环的深度。

可选地，上述P-i-N结构中的N型掺杂区的掺杂浓度高于所述N^--SiC外延层的掺杂浓度，所述P型掺杂区的浓度高于或低于所述P型场限环的掺杂浓度。

可选地，上述浅凹槽的深度和宽度均小于所述P型主结和所述P型场限环的深度和宽度。

可选地，在上述浅凹槽内部通过热氧化和/或PECVD淀积SiO₂和/或Si₃N₄。