[发明专利]半导体功率器件及其制作方法

说明书

本发明提出了半导体功率器件及其制作方法，该半导体功率器件包括：漂移区；P‑阱区，设置在漂移区的一侧；P⁺区，设置在P‑阱区远离漂移区的一侧；N⁺有源区，设置在P⁺区远离漂移区的一侧；栅氧层，设置在P‑阱区远离漂移区的一侧；栅极，设置在栅氧层远离漂移区的一侧；隔离氧化层，设置在栅极远离漂移区的一侧；侧墙层，设置在N⁺有源区远离漂移区的一侧，且与栅氧层、栅极和隔离氧化层的侧壁直接接触；以及正面接触电极，设置在P⁺区、侧墙层和隔离氧化层的远离漂移区的一侧。本发明所提出的半导体功率器件，新增的侧墙层能使解决光刻工艺对偏问题，同时还可缩小的宽度，从而使其稳定性更好、功率器件面积更小、集成度更高且生产成本更低。

技术领域

本发明涉及半导体技术领域，具体的，本发明涉及半导体功率器件及其制作方法。

背景技术

目前，MOS型半导体功率器件的制造过程中，除了P-阱区(P-Well区)以外的各层基本是通过光刻工艺进行对准和刻蚀的，但是光刻工艺存在难以避免的对偏问题，从而会使制造的MOS型半导体功率器件的使用稳定性降低。

现阶段，为解决光刻工艺对偏技术问题，需要每层结构都预留出足够的空间以确保不会因光刻对偏而导致器件失效。但是，如此会使得器件的尺寸难以做小，特别是对于大电流器件来说，为实现器件能在大电流状态下工作，需要将大量的元胞并联成一个大器件，从而元胞的电流密度直接决定最终芯片的大小，因此芯片面积会比较大，且生产成本也会比较高。另外，芯片的面积大小还会影响到后续封装、模组的集成度和体积，大的体积将在应用中占较大的空间，也就不利于将产品做到高度集成化。

因此，现阶段的半导体功率器件的制造方法仍有待改进。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

本发明是基于发明人的下列发现而完成的：

本发明人在研究过程中发现，可以利用新增的侧墙层(spacer)作为刻蚀工艺的自对准结构，使金属接触孔离两边栅极的距离一致，从而有效地解决了光刻工艺存在对偏的技术问题，增加了该半导体功率器件的稳定性。如此，自对准工艺还能使每个元胞的宽度缩小2-4um，从而使该半导体功率器件具有更小的面积、更高的集成度。并且，还在栅极和正面接触电极之间增加了隔离氧化层，用于保护栅极且起到栅极和源极间的隔离作用。同时，该隔离氧化层可和栅极采用同一光罩板，从而使整个MOS型功率器件的制备过程中仅需要一张光罩板就能完成，进而显著地降低了生产成本。

有鉴于此，本发明的一个目的在于提出一种稳定性更佳、工艺更简单、面积更小、集成度更高或者成本更低的半导体功率器件的制造方法。

在本发明的第一方面，本发明提出了一种半导体功率器件。

根据本发明的实施例，所述半导体功率器件包括：漂移区；P-阱区，所述P-阱区设置在所述漂移区的一侧；P⁺区，所述P⁺区设置在所述P-阱区远离所述漂移区的一侧；N⁺有源区，所述N⁺有源区设置在所述P⁺区远离所述漂移区的一侧；栅氧层，所述栅氧层设置在所述P-阱区远离所述漂移区的一侧；栅极，所述栅极设置在所述栅氧层远离所述漂移区的一侧；隔离氧化层，所述隔离氧化层设置在所述栅极远离所述漂移区的一侧；侧墙层，所述侧墙层设置在所述N⁺有源区远离所述漂移区的一侧，且与所述栅氧层、所述栅极和所述隔离氧化层的侧壁直接接触；以及正面接触电极，所述正面接触电极设置在所述P⁺区、所述侧墙层和所述隔离氧化层的远离所述漂移区的一侧。