[发明专利]一种提高芯片FPGA原型验证效率的调试方法及系统

说明书

本发明提出了一种提高芯片FPGA原型验证效率的调试方法及系统，应用在服务器互联芯片，通过还原芯片跟CPU之间交换的各个报文，从CPU提取数据写入随机存取存储器，通过I2C接口从随机存取存储器中将数据读出，最后将读出的数据进行脚本解析，提高芯片FPGA原型验证速度和效率，解决了FPGA芯片的逻辑资源紧张的技术问题，缩短了芯片的研发周期。

技术领域

本发明涉及服务器的技术领域，具体涉及到一种提高芯片FPGA原型验证效率的调试方法及系统。

背景技术

随着日常生活中的业务越来越多，越来越复杂，对服务器的性能要求也越来越高，为提供服务器的性能，单靠提高单个CPU节点的性能已经无法满足人们对服务器性能的要求，因此需要提高服务器中CPU的路数来提高性能。

服务器互联芯片(CC芯片)是多路处理器共享主存系统的核心芯片，其主要功能是维护全局cache一致性，并实现全局IO共享和全系统中断。为使系统具有良好的实用性能，要求大规模共享存储应用程序(如Oracle数据库)的总体性能随着系统规模的增长而近似线性增长。

随着芯片设计规模的与日俱增，其功能日趋复杂，芯片的验证阶段占据了整个芯片开发的大部分时间。为了缩短验证时间，在传统的仿真验证的基础上涌现了许多新的验证手段，如SDV(Software Driven verification)、BFM(Bus Function Model)等，以及基于FPGA的原型验证技术。由于FPGA的优势，大多芯片的开发采用FPGA原型验证技术。

由于验证调试过程中，需要抓取设计的中间信号来进行调试，而往往FPGA芯片的逻辑资源又比较紧张，因此，亟待一种解决FPGA芯片的逻辑资源比较紧张的情况下的调试方法。

发明内容

基于上述问题，本发明提出一种提高芯片FPGA原型验证效率的调试方法及系统。提高芯片的FPGA验证阶段的效率，缩短了芯片的研发周期。

本发明提供如下技术方案：

一方面，本发明提供一种提高芯片FPGA原型验证效率的调试方法，包括：

步骤101，从CPU提取数据写入至少一个随机存取存储器；

步骤102，通过I2C接口从所述至少一个随机存取存储器中将数据读出；

步骤103，将所述读出的数据进行脚本解析。

其中，所述提取数据包括上行数据及下行数据。

其中，在从CPU提取数据写入至少一个随机存取存储器之前还包括去除无效数据。

其中，分布式地读取所述随机存取存储器中的上行数据和下行数据。

另外，本发明还提供一种提高芯片FPGA原型验证效率的调试系统，所述系统包括：CPU，芯片，芯片包括至少一数据提取模块、至少一随机存取存储器和读写控制选择模块，脚本解析模块；

所述数据提取模块从CPU提取数据写入所述至少一个随机存取存储器，所述读写控制选择模块通过I2C接口从所述至少一个随机存取存储器中将数据读出，脚本解析模块将所述读出的数据进行脚本解析。

其中，所述提取数据包括上行数据及下行数据。

其中，在从CPU提取数据写入至少一个随机存取存储器之前还包括去除无效数据。

其中，分布式地读取所述随机存取存储器中的上行数据和下行数据。