[发明专利]一种提高芯片FPGA原型验证效率的调试方法及系统有效
| 申请号： | 201710332025.5 | 申请日： | 2017-05-11 |
| 公开（公告）号： | CN106934187B | 公开（公告）日： | 2021-05-28 |
| 发明（设计）人： | 周玉龙;童元满;刘同强;刘刚 | 申请（专利权）人： | 郑州云海信息技术有限公司 |
| 主分类号： | G06F30/398 | 分类号： | G06F30/398;G06F30/32;G06F13/42;G06F115/06 |
| 代理公司： | 济南舜源专利事务所有限公司 37205 | 代理人： | 刘晓政 |
| 地址： | 450000 河南省郑州市*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 提高 芯片 fpga 原型 验证 效率 调试 方法 系统 | ||
【权利要求书】：
1.一种提高芯片FPGA原型验证效率的调试方法，其特征在于：
步骤101，从CPU提取数据写入至少一个随机存取存储器；
步骤102，通过I2C接口从所述至少一个随机存取存储器中将数据读出；
步骤103，将所述读出的数据进行脚本解析；
所述提取数据包括上行数据及下行数据；
在从CPU提取数据写入至少一个随机存取存储器之前还包括去除无效数据；
分布式地读取所述随机存取存储器中的上行数据和下行数据。
2.一种提高芯片FPGA原型验证效率的调试系统，其特征在于：所述系统包括：CPU，芯片，芯片包括至少一数据提取模块、至少一随机存取存储器和读写控制选择模块，脚本解析模块；
所述数据提取模块从CPU提取数据写入所述至少一个随机存取存储器，所述读写控制选择模块通过I2C接口从所述至少一个随机存取存储器中将数据读出，脚本解析模块将所述读出的数据进行脚本解析；
所述提取数据包括上行数据及下行数据；
在从CPU提取数据写入至少一个随机存取存储器之前还包括去除无效数据；
分布式地读取所述随机存取存储器中的上行数据和下行数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司，未经郑州云海信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710332025.5/1.html，转载请声明来源钻瓜专利网。
