[发明专利]垂直型III-V族氮化物功率器件终端结构及制作方法

说明书

本发明首先提供了一种垂直型III‑V族氮化物功率器件终端制作方法，该方法在主结边缘的III‑V族氮化物中引入氟离子、氧离子或其他电负性离子。本发明还提供了一种垂直型III‑V族氮化物功率器件终端结构，该终端结构包括形成于主结边缘的负离子区，所述负离子区通过在III‑V族氮化物中引入氟离子、氧离子或其他电负性离子形成，具体为在半导体漂移层表面的pn结或肖特基结边沿形成包含氟离子、氧离子或其他电负性离子的区域和结构，在高压阻断时能够通过负离子电荷补偿效应将结边沿电场向终端区域扩展，从而有效缓解结边沿电场聚集。本发明可以大幅度降低主结边沿的电场聚集效应，提高器件的耐压和可靠性；本发明尤其适用于垂直型氮化镓基功率二极管和晶体管器件。

技术领域

本发明涉及半导体技术领域，特别涉及一种垂直型III-V族氮化物功率器件的终端结构，还有该终端结构的制作方法。

背景技术

相较于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，以碳化硅和氮化镓为代表的第三代半导体，因其禁带宽度大、临界击穿场强高、电子饱和速率高等特点，在电力电子应用中具有显著优势。

目前氮化镓器件的主流技术是在硅、碳化硅和蓝宝石等衬底上进行异质外延的平面型器件。然而，基于异质衬底的平面型器件存在外延材料缺陷密度较高、沟道性能易受陷阱效应影响引发动态导通电阻退化等问题，在高压大功率电力电子应用中受到根本性的限制。而通过在单晶氮化镓衬底上同质外延实现的垂直型氮化镓功率器件可以从本质上解决以上问题。

在器件阻断特性方面，尽管高压功率器件的阻断特性最终由漂移区的掺杂浓度和厚度决定，但通常会因结附近电场聚集出现提前击穿，因此终端保护技术对于提升器件耐压和可靠性发挥着至关重要的作用。

在硅和碳化硅体系中，常用的功率器件终端结构包括场限环（FLR），结终端延伸（JTE）等终端结构，往往涉及到局部P型掺杂。由于局部P型离子注入和激活效率的根本限制，通过热扩散和离子注入实现氮化镓局部P型掺杂极其困难，使得氮化镓高效稳定终端结构的实现颇具挑战。

发明内容

本发明首先所要解决的技术问题是提供一种垂直型III-V族氮化物功率器件终端结构制作方法，该方法针对现有垂直型氮化镓的终端技术的难点与不足，适用于氮化镓体系，工艺简单，同时与传统的边缘终端结构可以结合设计。

为此，本发明所述方法采用以下技术方案：

在主结边缘的III-V族氮化物中引入氟离子、氧离子或其他电负性离子。

其中，氟离子、氧离子或其他电负性离子可以通过离子注入的方式引入。

或者，氟离子、氧离子或其他电负性离子可以通过等离子体工艺或气体氛围或液体氛围的方式引入。

进一步的，氟离子、氧离子或其他电负性离子的来源可以是相应的等离子体。

更进一步的，氟离子、氧离子或其他电负性离子的等离子体由反应离子刻蚀（RIE）、感应耦合等离子体-反应离子刻蚀（ICP-RIE）、等离子体增强原子层沉积（PEALD）、等离子体增强化学气相沉积法（PECVD）中任一种或多种工艺引入。

更进一步的，气体氛围引入方式为：氟离子、氧离子或其他电负性离子可以是在含相应元素的气体氛围中经退火而引入。

更进一步的，液体氛围引入方式为：氟离子、氧离子或其他电负性离子可以是在含相应元素的液体中经浸泡而引入。

进一步的，在引入负离子之前，可以对目标半导体区域进行刻蚀或不刻蚀处理。

本发明还需要解决的技术问题是提供一种垂直型III-V族氮化物功率器件终端结构。

该终端结构包括形成于主结边缘的负离子区，所述负离子区通过在III-V族氮化物中引入氟离子、氧离子或其他电负性离子形成。