[发明专利]低功率双纠错－三检错(DEB-TED)解码器

权利要求书

1.一种检错和纠错装置，包括：

单差错位置解码器，其被配置为定位在输入数据中的单差错；

双差错位置解码器，其被配置为定位在所述输入数据中的双差错；以及

纠错器，其被耦合到所述单差错位置解码器和所述双差错位置解码器以生成经纠正的输出数据。

2.如权利要求1所述的装置，其特征在于，进一步包括：

校正子生成器，其被配置为接收所述输入数据并且基于所述输入数据来生成第一矢量信号输出和一个或多个附加矢量信号输出；以及

控制器，其被配置为接收所述第一矢量信号输出和所述一个或多个附加矢量信号输出，并且基于所述第一矢量信号输出和所述一个或多个附加矢量信号输出来生成单纠错输出和双纠错输出，

其中所述单差错位置解码器被配置为接收所述单纠错输出并且生成单差错位置解码器输出；以及

其中所述双差错位置解码器被配置为接收所述双纠错输出并且生成双差错位置解码器输出。

3.如权利要求2所述的装置，其特征在于，所述校正子生成器包括奇偶校验矩阵解码器。

4.如权利要求3所述的装置，其特征在于，所述奇偶校验矩阵解码器可包括基于XOR树的奇偶校验矩阵解码器。

5.如权利要求2所述的装置，其特征在于，进一步包括双检错器，其被配置为从所述校正子生成器接收所述第一矢量信号输出和所述一个或多个附加矢量信号输出。

6.如权利要求5所述的装置，其特征在于，所述双检错器被配置为基于所述第一矢量信号输出和所述一个或多个附加矢量信号输出中的两者或更多者来生成双检错输出。

7.如权利要求6所述的装置，其特征在于，进一步包括标志生成器，其被配置为从所述双检错器接收所述双检错输出和从所述校正子生成器接收所述第一矢量信号输出，并且基于所述双检错输出和所述第一矢量信号输出来生成差错标志。

8.如权利要求6所述的装置，其特征在于，进一步包括复用器，其包括：

第一输入，其被耦合到所述单差错位置解码器输出；以及

第二输入，其被耦合到所述双差错位置解码器输出。

9.如权利要求8所述的装置，其特征在于，所述复用器进一步包括：

控制输入，其被配置为接收所述双检错输出；以及

输出，其被配置为基于所述控制输入来输出所述单差错位置解码器输出或所述双差错位置解码器输出。

10.如权利要求9所述的装置，其特征在于，进一步包括纠错器，包括：

输入，其被配置为接收所述输入数据；

差错位置解码器输入，其被耦合到所述复用器的输出；以及

输出，其被配置为基于所述输入数据和所述差错位置解码器输入来输出所述经纠正的输出数据。

11.如权利要求2所述的装置，其特征在于，进一步包括：

定时控制器，其具有控制输入和控制输出；

第一触发器，其包括被耦合以接收所述单纠错输出的输入，被耦合到所述定时控制器的控制输出的翻转输入，以及被配置为输出第一经递送校正子输出的输出；以及

第二触发器，其包括被耦合以接收所述双纠错输出的输入，被耦合到所述定时控制器的控制输出的翻转输入，以及被配置为输出第二经递送校正子输出的输出。

12.如权利要求11所述的装置，其特征在于，所述定时控制器包括延迟单元。

13.如权利要求12所述的装置，其特征在于，所述延迟单元包括一个或多个逻辑门。

14.如权利要求13所述的装置，其特征在于，所述延迟单元进一步包括一个或多个缓冲器。