[发明专利]功率场效应晶体管(FET)、预驱动器、控制器和感测电阻器的集成

说明书

技术领域

本发明涉及集成电路，并且更具体地，涉及场效应晶体管(FET)集成电路的封装。

背景技术

多相桥接电路可以在各种功率应用中使用，诸如电机驱动器和多相功率转换器。多相桥接电路可以包括：全桥电路(H桥)、3相桥接电路、双桥电路、以及包括晶体管的两个或更多个半桥配置的其他电路。在许多功率应用(例如，电机驱动器和功率转换器)中，装置中的功率电子器件的空间可能受限。对于功率转换器，功率密度是一个主要问题。此外，当使用多个功率场效应晶体管(FET)来实现功率电子器件时，板上寄生效应可能呈现性能限制。此外，可能需要获得多个离散部件以便设计多相桥接电路，由此增加系统成本。随着桥接电路中的相数或电压输出数量增加，问题可能变得明显恶化。设计紧凑、高电流密度的多相桥接电路可能呈现显著的设计挑战，所述多相桥接电路具有相对较低的热功耗，不会过度负担板上寄生效应，并且具有低部件计数。

发明内容

在所描述的实例中，多芯片封装包括至少两个低侧(LS)场效应晶体管(FET)。多芯片封装还包括至少两个高侧(HS)FET。多芯片封装还包括管芯，所述管芯包括至少两个HS FET或至少两个LS FET。

在其他实例中，多芯片封装包括至少两个低侧(LS)场效应晶体管(FET)。多芯片封装还包括至少两个高侧(HS)FET。多芯片封装还包括第一管芯，所述第一管芯包括至少两个HS FET或至少两个LS FET。多芯片封装还包括第二管芯，所述第二管芯包括控制器电路和驱动器电路中的至少一个。

在附加的实例中，多芯片封装包括至少两个低侧(LS)场效应晶体管(FET)。多芯片封装还包括至少两个高侧(HS)FET。多芯片封装还包括第一管芯，所述第一管芯包括至少两个HS FET或至少两个LS FET。多芯片封装还包括第二管芯，所述第二管芯包括控制器电路或驱动器电路中的至少一个。多芯片封装还包括第一电阻器，所述第一电阻器耦合到至少两个HS FET或至少两个LS FET中的第一个。多芯片封装还包括第二电阻器，所述第二电阻器耦合到至少两个HS FET或至少两个LS FET中的第二个。

附图说明

图1是示出可使用根据本公开的多芯片封装的示例性电力系统的框图。

图2是根据本公开的示例性全桥电路(或H桥电路)的示意图。

图3是根据本公开的示例性三相桥接电路的示意图。

图4-图7是根据本公开的包括各种示例性桥接配置电路的示例性多芯片封装的概念图。

图8是根据本公开的包括垂直堆叠的FET管芯结构的示例性多芯片封装的透视图。

图9是图8的示例性多芯片封装的横截面图。

图10-图34是根据本公开的包括各种示例性桥接电路的附加示例性多芯片封装的概念图。

具体实施方式

临时申请US 62/090,197通过引用并入本文。

本公开描述了用于将功率场效应晶体管(FET)、预驱动器、控制器、和/或电阻器集成到公共多芯片封装中用于实现多相桥接电路的技术。所述技术可包括：提供具有至少两个高侧(HS)FET和至少两个低侧(LS)FET的多芯片封装，以及将至少两个HS FET或至少LS FET放置在公共管芯上。将至少两个FET放置在公共管芯上可以减少实现一组功率FET所需的管芯数量和热焊盘(即，管芯焊盘)数量。以此方式，可以减少支持多相桥接电路的多芯片封装的部件计数。

此外，在公共管芯上实现HS FET可以允许通过消除管芯和热焊盘间距来在较小区域中实现相同尺寸的FET，如果在单独管芯上实现HS FET则将需要所述管芯和热焊盘间距。通过集成HS FET而生成的额外区域可以允许组合FET管芯的尺寸增加，这可能导致较低的热功耗。以此方式，可以获得更紧凑、更高电流密度的多相电路，而不显著增加电路的热功耗。

在一些实例中，可以在公共管芯上实现两个或更多个HS FET，并且HS FET的衬底可以用作HS FET的公共漏极。使用具有公共漏极的组合HS FET管芯可以允许共享公共漏极电压的多相桥接电路被实现成：相对于通过单独HS FET管芯实现的类似电路，具有减小的面积。