[发明专利]提高输入时钟占空比免疫力的电路及方法

权利要求书

1.提高输入时钟占空比免疫力的电路，其特征在于：包括下降沿鉴相器，所述下降沿鉴相器用于比较输入时钟clk2dll和反馈时钟clk_fb的下降沿，后根据比较结果调节输入时钟接收器，使得输入时钟的占空比为50％；所述反馈时钟clk_fb是输入时钟clk2dll经过数字延迟锁相环电路产生的时钟信号；所述输入时钟clk2dll是输入时钟接收器接收外部时钟vclk后输出的时钟信号；

所述下降沿鉴相器的输入端同时与所述输入时钟接收器的输出端和所述数字延迟锁相环电路的输出端相连。

2.一种占空比高的DRAM存储器，其特征在于：包括输入时钟接收器、DLL延迟单元、第一DCC延迟单元、第二DCC延迟单元、DCC鉴相器、输出时钟生成电路、时钟路径反馈电路、DLL鉴相器以及下降沿鉴相器，

所述输入时钟接收器接收外部时钟vclk，输出输入时钟clk2dll，输入时钟clk2dll依次经过DLL延迟单元输出第一时钟clk_000，第一时钟clk_000经过第一DCC延迟单元输出第二时钟clk_180，第二时钟clk_180经过第二DCC延迟单元输出第三时钟clk_360，第一时钟clk_000和第三时钟clk_360经过DCC鉴相器比较后输出输出信号clk_out，输出信号clk_out经过时钟路径反馈电路产生反馈时钟clk_fb，反馈时钟clk_fb和输入时钟clk2dll经过DLL鉴相器比较后产生DLL控制信号控制DLL延迟单元，

所述下降沿鉴相器用于比较输入时钟clk2dll和反馈时钟clk_fb的下降沿，后根据比较结果调节输入时钟接收器，使得输入时钟的占空比为50％。

3.提高输入时钟占空比免疫力的方法，其特征在于：包括以下步骤：

1】接收外部时钟vclk，转化为输入时钟clk2dll；

2】输入时钟clk2dll经过数字延迟锁相环电路产生反馈时钟clk_fb；

3】第一时钟clk_000和第三时钟clk_360上升沿进行比较，保证输出信号clk_out的占空比为50％；所述第一时钟clk_000是输入时钟clk2dll经过DLL延迟单元后，DLL延迟单元输出的时钟；所述第三时钟clk_360是输入时钟clk2dll依次经过DLL延迟单元、第一DCC延迟单元、第二DCC延迟单元后，第二DCC延迟单元输出的时钟；

4】输入时钟clk2dll和反馈时钟clk_fb的下降沿进行比较，保证输入时钟的占空比为50％。